[发明专利]印刷复杂的电子电路有效
| 申请号: | 201480013809.6 | 申请日: | 2014-03-13 |
| 公开(公告)号: | CN105144369B | 公开(公告)日: | 2018-06-08 |
| 发明(设计)人: | 威廉·约翰斯通·雷;理查德·奥斯汀·布兰查德;马克·戴维·洛温塔尔;布拉德利·史蒂文·奥拉韦 | 申请(专利权)人: | 尼斯迪格瑞科技环球公司 |
| 主分类号: | H01L21/98 | 分类号: | H01L21/98;H01L25/075;H01L33/20 |
| 代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 沈锦华 |
| 地址: | 美国亚*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 群组 贴片区域 互连 互连导体 印刷 终接 复杂逻辑电路 可编程电路 二极管 图案 并联连接 单个装置 电子电路 通用电路 电引线 逻辑门 预成形 自定义 冗余 晶体管 衬底 固化 墨水 微观 应用 | ||
1.一种印刷电路,其包括:
衬底;
预成形半导体电装置的多个单独群组,所述预成形半导体电装置已被混合在溶液中,沉积在所述衬底上方且固化,
每一群组含有并联连接于每一群组内的多个实质上相同电装置,并联连接的所有电装置形成单个群组;
每一群组中的并联连接的所有电装置在所述衬底上形成所述电装置的随机二维布置,
其中每一群组中的并联连接的电装置的总数是随机的,
其中每一群组中的所述并联连接的电装置不以任何预定方式彼此对齐;
互连导体图案,其将至少一些所述群组互连在一起以实现电逻辑功能;
至少一个输入端子,其连接到所述互连导体图案以接收输入信号供所述电逻辑功能转换以产生输出信号;以及
至少一个输出端子,其连接到所述互连导体图案以接收所述输出信号。
2.根据权利要求1所述的印刷电路,其中每一群组具有从其相关联群组延伸的至少一个电连接器,其中每一电连接器终接在终接区域处,且其中所述互连导体图案包括在所述终接区域处电连接到所述群组的导体。
3.根据权利要求1所述的印刷电路,其中所述预成形半导体电装置是通过印刷而沉积。
4.根据权利要求1所述的印刷电路,其中所述预成形半导体电装置具有小于200微米的最大尺寸。
5.根据权利要求1所述的印刷电路,其中所述多个单独群组中的每一群组含有实质上相同的第一装置,其中所述多个单独群组是第一多个单独群组,所述印刷电路进一步包括第二多个单独群组,其中所述第二多个群组含有与所述第一装置不同的第二装置。
6.根据权利要求1所述的印刷电路,其中所述预成形半导体电装置包括晶体管或二极管中的至少一者。
7.根据权利要求1所述的印刷电路,其中所述衬底具有贴片区域,其中每一群组具有从其相关联群组延伸且终接在所述贴片区域中的至少一个电连接器,且其中所述互连导体图案包括在所述贴片区域处电连接到所述群组的导体。
8.根据权利要求1所述的印刷电路,其中所述互连导体图案使所述群组互连以形成逻辑门。
9.根据权利要求1所述的印刷电路,其中所述互连导体图案使所述群组互连以执行逻辑功能。
10.根据权利要求1所述的印刷电路,其中所述衬底是第一衬底,所述印刷电路进一步包括含有电子电路的至少第二衬底,其中所述第二衬底具有贴附到所述第一衬底的表面的表面,且其中所述第一衬底上的端子连接到所述第二衬底上的端子。
11.根据权利要求1所述的印刷电路,其中所述群组以二维阵列沉积。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于尼斯迪格瑞科技环球公司,未经尼斯迪格瑞科技环球公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201480013809.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





