[发明专利]优化用于存储器修复的熔丝ROM

说明书

一种集成电路(IC)(100)中的存储器修复系统，其优化用于存储器修复的熔丝ROM。IC包括多个存储器封装器(102)。每个存储器封装器(104、106、108、110、112、114)包括具有熔丝寄存器(124A‑F)的存储块(122A‑F)和旁路寄存器(126A‑F)。旁路寄存器具有旁路数据，其指示多个存储器封装器的有缺陷的存储器封装器。熔丝ROM控制器(140)耦合到多个存储器封装器。存储器旁路链(134)将多个存储器封装器中的旁路寄存器链接到熔丝ROM控制器。熔丝ROM控制器将旁路数据加载到存储器旁路链中。存储器数据链(132)将多个存储器封装器中的熔丝寄存器链接到熔丝ROM控制器。存储器数据链被重新配置为响应于存储器旁路链中已加载的旁路数据，链接多个存储器封装器的一组有缺陷的存储器封装器中的熔丝寄存器。

技术领域

本发明总体上涉及集成电路，更具体地，涉及减少修复集成电路上多个存储器所需的面积。

背景技术

集成电路(IC)通常包括为执行各种功能而结合的各种模块。例如，数字信号处理器(DSP)包括嵌入到IC中的处理器和存储块。测试包含多个可寻址的存储位置的存储块以发现缺陷，确保IC的可操作性。为测试这些块，专用测试电路，称为“内建自测试”(BIST)电路结合到IC中。BIST电路生成测试模式来确定存储块是否有缺陷。在一些情况下，该电路提供冗余行和/或列，其用于修复在存储块中有缺陷的行和列。

电子熔丝或微电熔丝或熔丝ROM(fuseROM)也用于存储器修复。熔丝ROM存储识别存储块中的有缺陷的元件的修复数据或修复签名。所有接受测试的存储块的修复签名均存储在熔丝ROM中。修复签名用于存储块的修复。在具有许多存储器的系统中，熔丝ROM的尺寸直接关系到接受测试的存储块的数量总和。

随着当前SoC(片上系统)中存储器的增加，存储器修复对于低工艺技术(如45nm及以下)产量的提高已经变得尤为重要。在多个SoC观察到，熔丝ROM面积正逐渐成为一个面积瓶颈，部分原因是在于这样的事实：即使在存储器修复之后，熔丝ROM的利用还是很低。修复数据加载时间(自动加载时间)是将修复数据从熔丝ROM加载到多个存储块所需的时间。另外，对于唤醒时间尤为重要的设备而言，修复数据加载时间(自动加载时间)构成整体启动时间或激活时间的重要部分。

因此，有必要在不需要庞大的熔丝ROM面积的情况下，在低的自动加载时间以及在不对存储器可修复性或测试质量做出让步的情况下，有效地测试存储器。

发明内容

一个实施例提供一种集成电路，其包括多个存储器封装器。每个存储器封装器(wrapper)包括具有熔丝寄存器的存储块和旁路寄存器。旁路寄存器具有旁路数据，所述旁路数据指示多个存储器封装器的有缺陷的存储器封装器。熔丝ROM控制器耦合到多个存储器封装器。存储器旁路链将多个存储器封装器中的旁路寄存器链接到熔丝ROM控制器。熔丝ROM控制器将旁路数据加载到存储器旁路链中。存储器数据链将多个存储器封装器中的熔丝寄存器链接到熔丝ROM控制器。存储器数据链被重新配置为响应已加载到存储器旁路链中的旁路数据，链接多个存储器封装器的一组有缺陷的存储器封装器的熔丝寄存器。