[发明专利]非易失性存储器编程数据保存

说明书

一种用于将一组数据编程到非易失性存储元件上的系统和方法，在存储器电路的内部或外部保存要被编程的数据页的副本以及周围的数据页，在编程之后验证编程正确性，并且当发现编程错误时，恢复损坏的数据的安全副本以重新编程到替选的非易失性存储元件中。此外，一种用于跨非易失性存储系统的多个管芯对一组或更多组数据进行编程的系统和方法，在对一组或更多组数据进行编程之前借助于例如XOR运算来组合跨多个管芯的数据页，采用各种方法来确定编程的正确性，并且当识别到数据损坏时，借助于例如XOR运算来恢复数据页的安全副本，以将所述页重新编程到非易失性存储器系统上的替选位置中。

背景技术

半导体存储装置在各种电子装置中的使用已经变得日益流行。例如，在蜂窝电话、数码相机、个人数字助理、移动计算装置、非移动计算装置以及其他装置中使用非易失性半导体存储器。电可擦除可编程只读存储器(EEPROM)和闪速存储器是其中最流行的非易失性半导体存储器。

EEPROM和闪速存储器两者都利用浮置栅极，该浮置栅极位于半导体衬底中的沟道区上方并且与其绝缘。该浮置栅极位于源极区与漏极区之间。在浮置栅极上设置控制栅极，并且该控制栅极与该浮置栅极绝缘。晶体管的阈值电压由浮置栅极上保留的电荷量来控制。即，在晶体管接通以允许其源极和漏极之间导通之前必须施加于控制栅极的最小电压量由浮置栅极上的电荷电平来控制。

当对EEPROM或闪速存储装置进行编程时，通常给控制栅极施加编程电压并且将位线接地。来自沟道的电子被注入到浮置栅极中。当电子在浮置栅极中累积时，浮置栅极变成带负电，并且存储器单元的阈值电压升高，使得存储器单元处于编程状态下。可以在题为“Source Side Self Boosting Technique For Non-Volatile Memory”的美国专利6,859,397以及题为“Detecting Over Programmed Memory”的美国专利6,917,542中找到关于编程的更多信息，这两个专利的全部内容通过引用被合并到本文中。

一些EEPROM和闪速存储装置具有用于存储两种范围的电荷的浮置栅极，并且因此存储器单元可以在两种状态之间被编程/擦除：擦除状态和编程状态(对应于数据“1”和数据“0”)。这样的装置被称为二进制装置或单层单元(SLC)，并且数据是二进制数据。

多态闪速存储器单元(存储多态数据)通过识别多个不同的允许阈值电压范围来实现。每个不同的阈值电压范围与该组数据位的预定值对应。例如，一些单元可以存储2位，而其他单元可以存储3位。被编程至存储器单元中的数据与存储器单元的阈值电压范围之间的具体关系取决于该存储器单元所采用的数据编码方案。例如，美国专利No.6,222,762和美国专利申请公开No.2004/0255090均描述了用于多态闪速存储器单元的各种数据编码方案，这两者的全部内容通过引用被合并到本文中。

除了由多态存储器架构产生的容量增加以外，由于不断减小存储器单元的物理尺寸的历史，消费者已经看到了明显的优势。可以在给定的管芯面积上更密集地封装较小的存储器单元，使得用户能够在与较旧的存储器技术相同的价格下访问更大的存储器容量。栅极面积的缩小会减小浮置栅极至衬底的电容以及控制栅极至浮置栅极的电容。电容的减小又需要较少的电荷用于对单元进行编程和擦除，因此消耗较少的电力。对单元进行编程和擦除所需要的电荷的减少还意味着：对于相似的充电电流和放电电流，可以更快地执行编程操作和擦除操作。

然而，缩放存储器单元的大小带来一定的风险。如上所述，为了实现固定的管芯大小具有较高的存储器容量的优势，这些较小的单元必须更紧密地被封装在一起。然而，这样做会导致较大数量的制造错误如字线之间的短路。这样的错误通常损坏存储在正在被编程的字线和邻近字线上的页上的任何数据。在一些情况下，在包装及运输之前由制造商进行测试期间没有意识到这些缺陷。相反，这些缺陷仅在由用户执行编程擦除周期之后才开始损坏数据。