[实用新型]存储器烧录接口电路有效
| 申请号: | 201420700438.6 | 申请日: | 2014-11-20 |
| 公开(公告)号: | CN204614456U | 公开(公告)日: | 2015-09-02 |
| 发明(设计)人: | 王承君;陈国栋;张豪威;李猛 | 申请(专利权)人: | 杭州士兰微电子股份有限公司 |
| 主分类号: | G11C17/18 | 分类号: | G11C17/18 |
| 代理公司: | 北京成创同维知识产权代理有限公司 11449 | 代理人: | 蔡纯;柳兴坤 |
| 地址: | 310012*** | 国省代码: | 浙江;33 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 存储器 接口 电路 | ||
技术领域
本实用新型涉及数据存储领域,尤其涉及一种存储器的烧录接口电路。
背景技术
用于长久保持数据的非挥发性存储器在电子产品中有着广泛的应用。一次性可编程(One Time Programmable,OTP)存储器在应用中只允许进行一次编程。用户可以根据不同的需求对OTP存储器进行编程操作,然后不允许再次修改OTP存储器中的内容,从而提供了存储器编程的可操作性和灵活性以及数据安全性。OTP存储器广泛应用于存储安全信息、产品标识符、信息履历管理信息用的ID芯片以及用于程序存储的控制器芯片等领域,应用方式灵活,成本较低。
可以采用烧录器对OTP存储器进行编程操作。现有的烧录器通常包括单组烧录管脚,其中采用单组的时钟和数据,将数据直接写入OTP存储器,从而实现烧录。由于现有的烧录器的烧录管脚不能重新配置,因而难以兼容系统的多样性设计。由于烧录管脚仅仅对应于一个数据通道,因此在烧录过程中不能满足数据的保密性要求和抗干扰码要求。
为了提供多个数据通道,可以设置多组烧录管脚,并且对不同组的烧录管脚进行复用控制,从而实现多个OTP存储器的并行烧录。该方法可以共用位于复用模块上游的硬件资源(例如上位机、上游数据总线),并且由于同时烧录多个OTP存储器可以提高烧录的效率。然而,多组烧录管脚的复用控制会使芯片管脚增加或者增加额外的控制并且使得烧录不可靠,也没法实现保密。
随着电子技术的发展,期望芯片的烧录管脚可以根据期望的方案灵活配置,从而实现烧录方法的可靠性以及保密性。
实用新型内容
有鉴于此,本实用新型提供了一种存储器烧录接口电路。
根据本实用新型的一方面,提供一种存储器烧录接口电路,采用至少一个烧录通道,每个烧录通道用于将数据信号从相应的一组烧录管脚传送至存储器,包括:至少一个选择信号产生模块,分别接收时钟信号和干扰序列信号并且产生相应的烧录通道的选择信号;烧录端口选择模块,从所述至少一个选择信号产生模块接收选择信号,并且根据选择信号将相应的烧录通道导通;以及烧录控制模块,从烧录端口选择模块接收时钟信号、烧录模式序列和烧录数据序列,并且产生烧录模式信号和烧录控制信号,其中所述至少一个选择信号产生模块包括干扰序列解码模块,所述干扰序列解码模块对干扰序列信号解码,以及将解码干扰序列和预存序列对比而产生选择信号。
优选地,所述烧录接口电路还包括管脚处理模块,所述管脚处理模块对输入的时钟信号进行滤波处理。
优选地,所述至少一个选择信号产生模块包括彼此不同的预存序列。
优选地,所述至少一个烧录通道分别包括用于传送时钟信号的时钟数据线、用于传送干扰序列信号的选择数据线、以及用于传送烧录模式序列和烧录数据序列的烧录数据线。
优选地,所述选择数据线与所述烧录数据线为共用的数据线。
优选地,所述烧录数据线为多条,使得在选择一个数据通道时,可以经由相应的数据通道的多条烧录数据线同时写入多个存储器。
优选地,所述选择数据线与所述多条烧录数据线之一为共用数据线。
根据本实用新型的另一方面,提供一种存储器烧录方法,采用至少一个烧录通道,每个烧录通道用于将数据信号从相应的一组烧录管脚传送至存储器,包括:根据时钟信号和干扰序列信号产生相应的烧录通道的选择信号;根据选择信号将相应的烧录通道导通;根据时钟信号和烧录模式序列产生烧录模式信号;以及根据时钟信号和烧录数据序列产生烧录控制信号。
优选地,根据时钟信号和干扰序列信号产生相应的烧录通道的选择信号包括:对干扰序列信号解码;以及将解码干扰序列和烧录通道的预存序列对比而产生选择信号。
优选地,在对干扰序列信号解码的步骤之前,还包括:对时钟信号进行滤波。
优选地,所述烧录通道的预存序列彼此不同。
优选地,在根据时钟信号和烧录数据序列产生烧录控制信号的步骤之后,还包括:将烧录控制信号经由多条烧录数据线同时写入多个存储器。
本实用新型提供了的存储器烧录接口电路,只需要对选定的一组烧录管脚输入一个序列即可将该组管脚选为烧录管脚,实现烧录方法的可靠性以及保密性。
附图说明
图1为根据本实用新型的OTP存储器烧录系统实施例的结构框图。
图2为图1中的烧录接口电路第一实施例的结构框图。
图3为图1中的烧录接口电路第二实施例的结构框图。
图4为根据本实用新型的OTP存储器烧录系统实施例的时钟信号PClk和数据信号PData的时序图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州士兰微电子股份有限公司,未经杭州士兰微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201420700438.6/2.html,转载请声明来源钻瓜专利网。





