[实用新型]存储器烧录接口电路有效
| 申请号: | 201420700438.6 | 申请日: | 2014-11-20 |
| 公开(公告)号: | CN204614456U | 公开(公告)日: | 2015-09-02 |
| 发明(设计)人: | 王承君;陈国栋;张豪威;李猛 | 申请(专利权)人: | 杭州士兰微电子股份有限公司 |
| 主分类号: | G11C17/18 | 分类号: | G11C17/18 |
| 代理公司: | 北京成创同维知识产权代理有限公司 11449 | 代理人: | 蔡纯;柳兴坤 |
| 地址: | 310012*** | 国省代码: | 浙江;33 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 存储器 接口 电路 | ||
1.一种存储器烧录接口电路,采用至少一个烧录通道,每个烧录通道用于将数据信号从相应的一组烧录管脚传送至存储器,其特征在于,所述存储器烧录接口电路包括:
至少一个选择信号产生模块,分别接收时钟信号和干扰序列信号并且产生相应的烧录通道的选择信号;
烧录端口选择模块,从所述至少一个选择信号产生模块接收选择信号,并且根据选择信号将相应的烧录通道导通;以及
烧录控制模块,从烧录端口选择模块接收时钟信号、烧录模式序列和烧录数据序列,并且产生烧录模式信号和烧录控制信号,
其中所述至少一个选择信号产生模块包括干扰序列解码模块,所述干扰序列解码模块对干扰序列信号解码,以及将解码干扰序列和预存序列对比而产生选择信号,
所述至少一个烧录通道分别包括用于传送时钟信号的时钟数据线、用于传送干扰序列信号的选择数据线、以及用于传送烧录模式序列和烧录数据序列的烧录数据线。
2.根据权利要求1所述的存储器烧录接口电路,其中,所述烧录接口电路还包括管脚处理模块,所述管脚处理模块对输入的时钟信号进行滤波处理。
3.根据权利要求1或2所述的存储器烧录接口电路,其中,所述至少一个选择信号产生模块包括彼此不同的预存序列。
4.根据权利要求1或2所述所述的存储器烧录接口电路,其中所述选择数据线与所述烧录数据线为共用的数据线。
5.根据权利要求1或2所述的存储器烧录接口电路,其中所述烧录数据线为多条,使得在选择一个数据通道时,可以经由相应的数据通道的多条烧录数据线同时写入多个存储器。
6.根据权利要求1或2所述的存储器烧录接口电路,其中所述选择数据线与所述多条烧录数据线之一为共用数据线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州士兰微电子股份有限公司,未经杭州士兰微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201420700438.6/1.html,转载请声明来源钻瓜专利网。





