[实用新型]一种锂电池测试系统

权利要求书

1.一种锂电池测试系统，包括上位机和下位机，其特征在于，下位机包括通讯接口、控制主板、开关电源、公共电源和锂电池测试端口，所述上位机连接下位机上的RS-232通讯口，所述控制主板的输入端分别连接通讯接口、公共电源和锂电池检测口的输出端，所述控制主板的输出端通过开关电源连接锂电池检测口的输入端。

2.根据权利要求1所述的一种锂电池测试系统，其特征在于，控制主板电路中，处理器U1的1脚分别连接电阻R102、芯片U31的5脚和芯片U3的4脚，处理器U1的2脚分别连接电阻R103、芯片U31的6脚和芯片U3的3脚，电阻R102另一端、电阻R103另一端和芯片U31的8脚并联后连接电压信号VCC，芯片U31的1脚、2脚、3脚、4脚和8脚接模拟地，处理器U1的3脚连接芯片U2的4脚，处理器U1的4脚连接芯片U2的3脚，处理器U1的5脚连接芯片U2的2脚，处理器U1的6脚连接芯片U2的5脚，芯片U2的1脚和6脚连接电压信号VCC，芯片U2的7脚接数字地，芯片U2的8脚连接放大器U6的3脚，放大器U6的2脚分别连接放大器U6的6脚、电容C7、电容C8、电容C9、电容C92、电容C93和电容C94后输出信号DA_BUS，电容C7另一端、电容C8另一端、电容C9另一端、电容C92另一端、电容C93另一端和电容C94另一端接数字地，放大器U6的4脚连接-12V电压信号，放大器U6的7脚分别连接+12V电压信号和电位器RZO的2脚，放大器U6的1脚和8脚分别依次对应连接电位器RZO的3脚和1脚；

处理器U1的7脚连接芯片U4的19脚，处理器U1的8脚分别连接三极管T1的基极和电阻R48，三极管T1的集电极连接电阻R48另一端后连接电压信号VCC，三极管T1的发射极通过电阻R66分别连接发光二极管LED1和连接器针座JP2的A10端口，处理器U1的9脚分别连接电阻R25、二极管D1和电解电容C1，电阻R25另一端连接二极管D1的正极后接模拟地，电解电容C1的正极连接电压信号VCC，处理器U1的10脚分别连接电阻R87和芯片U30的2脚，处理器U1的11脚分别连接电阻R88和芯片U30的5脚，处理器U1的12脚分别连接芯片U30的3脚和芯片U30的4脚，电阻R87另一端和电阻R88另一端并联后连接电压信号VCC，芯片U30的6-8脚并联后接模拟地，芯片U30的9脚、10脚、11脚和12脚依次一一对应连接连接器RJ452的6脚、5脚、4脚和3脚，芯片U30的14脚连接电压信号VCC，处理器U1的13脚连接芯片U19的17脚；

处理器U1的14脚连接芯片U8的7脚，处理器U1的15脚连接芯片U11的1脚，处理器U1的16脚连接芯片U19的6脚，处理器U1的17脚连接芯片U19的5脚，处理器U1的18脚分别连接振荡器XAT1和电容C44，处理器U1的19脚分别连接振荡器XAT1另一端和电容C45，电容C44另一端分别连接电容C55另一端和处理器U1的20脚，处理器U1的21脚通过排阻RS2的1脚连接芯片U12的1脚，处理器U1的22脚通过排阻RS2的2脚连接芯片U8的8脚，处理器U1的23脚通过排阻RS2的3脚连接芯片U8的6脚，处理器U1的24脚通过排阻RS2的4脚分别连接芯片U11的2脚、芯片U12的2脚和芯片U8的5脚，处理器U1的25脚通过排阻RS2的5脚分别连接芯片U11的3脚、芯片U12的3脚和芯片U8的4脚，处理器U1的26脚、27脚和28脚依次一一连接芯片U8的3脚、2脚和1脚，处理器U1的30脚连接芯片U19的3脚，排阻RS2的9脚和处理器U1的31脚连接电压信号VCC，处理器U1的32脚分别连接芯片U4的11脚和芯片U19的2脚，处理器U1的33脚分别连接芯片U4的12脚和芯片U19的1脚，处理器U1的34脚分别连接芯片U4的13脚和芯片U19的28脚，处理器U1的35脚分别连接芯片U4的4脚和芯片U19的27脚，处理器U1的36脚分别连接芯片U4的15脚和芯片U19的26脚，处理器U1的37脚分别连接芯片U4的16脚和芯片U19的25脚，处理器U1的38脚分别连接芯片U4的17脚和芯片U19的24脚，处理器U1的39脚分别连接芯片U4的18脚和芯片U19的23脚，处理器U1的40脚连接电压信号VCC；

芯片U4的2脚、3脚、4脚、5脚、6脚、7脚、8脚和9脚通过排阻RS3连接端口S1的1脚、2脚、3脚、4脚、5脚、6脚、7脚和8脚，芯片U4的1脚和排阻RS3的9脚连接电压信号VCC，端口S1的9脚、10脚、11脚、12脚、13脚、14脚、15脚、16脚和芯片U4的10脚均接模拟地，芯片U19的9脚分别连接电容C75和振荡器XTA2，芯片U19的10脚分别连接电容C74和振荡器XTA2另一端，电容C75另一端和电容C74另一端并联后接模拟地，芯片U19的15脚分别连接电容C58、电容C56、电容C52、芯片U19的21脚和芯片U19的8脚并接模拟地，电容C58另一端分别连接电容C56另一端、电容C52另一端、芯片U19的12脚、芯片U19的18脚、芯片U19的22脚和芯片U19的11脚后连接电压信号VCC；

芯片U19的20脚连接光速耦合器ISO2的6脚，芯片U19的19脚分别连接电阻R18和光速耦合器ISO2的7脚，电阻R18另一端连接光速耦合器ISO2的8脚，光速耦合器ISO2的3脚通过电阻R12连接芯片U7的4脚，芯片U19的13脚通过电阻R27连接光速耦合器ISO1的3脚，光速耦合器ISO1的6脚分别连接电阻R15和芯片U7的1脚，电阻R15另一端分别连接光速耦合器ISO1的7脚和光速耦合器ISO1的8脚，芯片U7的6脚通过电阻R24分别连接电容C65、电阻R21和芯片U18的1脚，电阻R21另一端连接连接器RJ451的5脚，芯片U7的7脚通过电阻R26分别连接电容C68、电阻R67和芯片U18的2脚，电阻R67另一端连接连接器RJ451的4脚，芯片U7的8脚连接电阻R9；

所述芯片U3的1脚分别连接电容C112和电阻R89，电容C112另一端连接芯片U3的2脚，电阻R89另一端分别连接放大器U5的6脚和电阻R80，电阻R80另一端分别连接电阻R75和放大器U5的2脚，放大器U5的4脚连接-12V电压信号，放大器U5的7脚分别连接电位器RV的2脚和+12V电压信号，放大器U5的1脚和8脚一一对应连接电位器RV的3脚和1脚，放大器U5的3脚分别连接电阻R76和电阻R79，电阻R79另一端连接芯片U14的3脚，芯片U14的6脚和和15脚之间连接JP1，芯片U14的16脚连接+12V电压信号，芯片U14的6脚、7脚和8脚并联后连接-12V电压信号，芯片U14的13脚连接芯片U9的3脚，芯片U14的14脚连接芯片U10的3脚，芯片U9的11脚分别连接芯片U10的11脚、电阻R39和芯片U8的16脚并输出信号4051-A，芯片U9的10脚分别连接芯片U10的10脚、电阻R40和芯片U8的17脚并输出信号4051-B，芯片U9的9脚分别连接芯片U10的9脚、电阻R41和芯片U8的18脚并输出信号4051-C，芯片U9的13脚、14脚、15脚、12脚、1脚、5脚、2脚和4脚依次输出信号I1-I8，芯片U10的13脚、14脚、15脚、12脚、1脚、5脚、2脚和4脚依次输出信号V1-V8；

芯片U8的11脚分别连接电阻R30和芯片U15的1脚，芯片U8的12脚连接电阻R28，芯片U8的13脚分别连接电阻R31和芯片U13的1脚，芯片U8的14脚分别连接电阻R33芯片U13的2脚和芯片U15的2脚，芯片U8的15脚分别连接电阻R35、芯片U13的3脚和芯片U15的3脚，芯片U15的4脚、5脚、6脚、7脚、14脚、13脚、12脚和11脚依次一一对应连接芯片U16的1脚、2脚、3脚、4脚、5脚、6脚、7脚和8脚，芯片U16的11脚连接继电器J1，芯片U16的12脚连接继电器J2，芯片U13的4脚和5脚分别输出信号V11和信号V12，芯片U11的4脚依次通过排阻RS1的2脚和电阻RL1连接连接器针座JP2的A9端口，芯片U11的5脚依次通过排阻RS1的3脚和电阻RL1连接连接器针座JP2的A8端口，芯片U12的4脚和5脚分别输出信号K1和信号K2；

+12V电压信号通过电阻R84分别连接稳压二极管U24、电解电容C80和放大器U17的3脚，放大器U17的4脚分别连接放大器U17的6脚、电解电容C51和电阻R118，放大器U17的7脚连接+12V电压信号，放大器U17的4脚连接-12V电压信号，电阻R118另一端分别连接电位器ROV的1脚和放大器U23B的5脚，电位器ROV的3脚连接电阻R100，电位器ROV的2脚连接放大器U23A的3脚并连接+12V电压信号，放大器U23B的6脚分别连接放大器U23B的7脚和端口S3的1脚并输出信号OI_SET，放大器U23A的2脚分别连接-12V电压信号、放大器U23A的1脚、端口S3的3脚和电阻R101，电阻R101另一端连接端口S3的2脚并输出信号输出信号OV_SET；

信号DA_BUS和信号K1分别连接采样芯片UU2的3脚和8脚，采样芯片UU2的1脚和4脚分别连接+12V电压信号和-12V电压信号，采样芯片UU2的6脚和7脚之间连接并补电容C6A，采样芯片UU2的5脚连接放大器UU1的3脚，放大器UU1的2脚连接芯片U6A的4脚，放大器UU1的1脚和4脚分别连接+12V电压信号和-12V电压信号，放大器UU1的6脚通过电阻R57分别连接电阻R22、稳压二极管D4和稳压二极管D6，电阻R22另一端分别连接电解电容CR1、电阻R23、稳压二极管D16和功率放大管MOS1D的栅极，稳压二极管D16另一端通过电阻R49连接电解电容CR1另一端和电阻R23另一端，稳压二极管D4另一端和稳压二极管D6另一端分别连接放大器U20的1脚和7脚，放大器U20的3脚通过电阻R29连接信号OI_STE，放大器U20的5脚通过电阻R32连接信号OV_STE，放大器U20的2脚分别连接芯片U6A的3脚、电阻R5A和放大器UU3的6脚，放大器U20的6脚分别连接芯片U6A的5脚、电阻R1A和放大器UU4的6脚，放大器UU3的1脚通过电阻R105连接电位器VR1的1脚，放大器UU3的8脚通过电阻R104连接电位器VR1的3脚，放大器UU3的7脚分别连接电位器VR1的2脚和+12V电压信号，放大器UU3的4脚连接-12V电压信号，放大器UU3的2脚分别连接电阻R5A另一端和电阻R6A，电阻R6A另一端连接电阻RL1B，放大器UU3的3脚分别连接电阻R7A和电阻R8A，电阻R8A另一端分别连接电阻RL1B另一端和功率放大管MOS1D的源极，放大器UU4的7脚和4脚分别连接+12V电压信号和-12V电压信号，放大器UU4的2脚分别连接电阻R1A另一端和电阻R2A，电阻R2A另一端连接电容C7A、电阻R70和开关电源的负极，电容C7A另一端连接电阻R3A和电容C8A，放大器UU4的3脚分别连接电阻R3A另一端和电阻R4A，电阻R4A另一端分别连接电容C8A另一端、电阻R69和开关电源的正极，功率放大管MOS1D的漏极分别连接稳压二极管D34和继电器J1的5脚，稳压二极管D34正极连接继电器J1的2脚，继电器J1的3脚和6脚分别连接开关电源的正极和负极；

信号DA_BUS和信号K1分别连接采样芯片UU6的3脚和8脚，采样芯片UU6的1脚和4脚分别连接+12V电压信号和-12V电压信号，采样芯片UU6的6脚和7脚之间连接并补电容C6B，采样芯片UU6的5脚连接放大器UU5的3脚，放大器UU5的2脚连接芯片U6A的14脚，放大器UU5的1脚和4脚分别连接+12V电压信号和-12V电压信号，放大器UU5的6脚通过电阻R58分别连接电阻R19、稳压二极管D21和稳压二极管D22，电阻R19另一端分别连接电解电容CR2、电阻R20、稳压二极管D14和功率放大管MOS2D的栅极，稳压二极管D14另一端通过电阻R56连接电解电容CR2另一端和电阻R20另一端，稳压二极管D21另一端和稳压二极管D22另一端分别连接放大器U21的1脚和7脚，放大器U21的3脚通过电阻R24连接信号OI_STE，放大器U21的5脚通过电阻R36连接信号OV_STE，放大器U21的2脚分别连接芯片U6A的13脚、电阻R5B和放大器UU7的6脚，放大器U21的6脚分别连接芯片U6A的12脚、电阻R1B和放大器UU8的6脚，放大器UU7的1脚通过电阻R107连接电位器VR2的1脚，放大器UU7的8脚通过电阻R106连接电位器VR2的3脚，放大器UU7的7脚分别连接电位器VR2的2脚和+12V电压信号，放大器UU7的4脚连接-12V电压信号，放大器UU7的2脚分别连接电阻R5B另一端和电阻R6B，电阻R6B另一端连接电阻RL2B，放大器UU7的3脚分别连接电阻R7B和电阻R8B，电阻R8B另一端分别连接电阻RL2B另一端和功率放大管MOS2D的源极，放大器UU8的7脚和4脚分别连接+12V电压信号和-12V电压信号，放大器UU8的2脚分别连接电阻R1B另一端和电阻R2B，电阻R2B另一端连接电容C7B、电阻R74和开关电源的负极，电容C7B另一端连接电阻R3B和电容C8B，放大器UU8的3脚分别连接电阻R3B另一端和电阻R4B，电阻R4B另一端分别连接电容C8B另一端、电阻R73和开关电源的正极，功率放大管MOS2D的漏极分别连接稳压二极管D35和继电器J5的5脚，稳压二极管D35正极连接继电器J3的2脚，继电器J2的3脚和6脚分别连接开关电源的正极和负极。