[实用新型]一种基于欠采样技术锁相环长周期抖动片上测量电路

说明书

技术领域

本实用新型涉及一种基于欠采样技术锁相环长周期抖动片上测量电路，属于锁相环片上抖动测量领域。

背景技术

锁相环作为时钟电路重要组成部分，已经成为超大规模集成电路(VLSI)中不可缺少的知识产权模块。时钟抖动是锁相环的重要参数之一，时钟抖动值必须在设计范围之内，否则会导致系统性能降低等一系列问题，因此无论在设计阶段还是在量产测试阶段锁相环抖动测试显得越来越重要。传统锁相环抖动测试采用片外接测试设备的方法，然而随着时钟频率提高，传统的片外测试抖动方法不仅测试价格昂贵，测试时间长，而且测试精度也无法得到保证，已经不能满足现代测试需求。为降低测试费用、简化测试流程、提高测量精度，基于内建自测试的锁相环片上抖动测试技术(BIJM)逐渐被引入到锁相环抖动测试应用领域中。

常见的BIJM方法有游标延时链(Vernier delay line，VDL)、游标振荡器(Vernier oscillator，VRO)、欠采样等。基于VDL电路采用延时锁定环(Delay-Locked Loop，DLL)稳定分辨率的时间数字转换器(Time-digital converter，TDC)结构，该方法测量分辨率较高，但存在芯片面积消耗大、对延时单元线性匹配度要求高等缺点。基于VRO结构的自参考抖动测量电路，利用两个环形振荡器之间的频率差量化待测信号的抖动，可以减小电路面积开销，消除对理想参考时钟的依赖，但环形振荡器自身输出会受到电源噪声等非理想因素影响而引入抖动，易造成测量结果存在误差。传统基于欠采样的片上抖动测量方法测量分辨率高，全数字实现，结构简单，可移植性强，测量结果受工艺偏差影响小且无需校准，但抖动测量成分较为单一，未考虑锁相环长周期抖动测量。

实用新型内容

实用新型目的：为克服现有基于欠采样抖动测量技术无法测量长周期抖动的缺点不足，本实用新型的目的在于设计一种基于欠采样技术锁相环长周期抖动片上测量电路，实现了对锁相环高频输出信号的长周期抖动测量。

技术方案：为解决上述技术问题，本实用新型采用如下技术方案：

一种基于欠采样技术锁相环长周期抖动片上测量电路，包括欠采样实现电路、控制电路、移位寄存器A、二选一MUX、移位寄存器B和CDF合成电路；

锁相环输出信号和采样信号接入至欠采样实现电路中，采样信号同时为系统时钟，由欠采样实现电路输出的信号分别接入控制电路、移位寄存器A和二选一MUX；

控制电路的输出信号Select为二选一MUX的选通信号，控制电路的输出信号CDF_en_a和CDF_en_b分别接入移位寄存器A和移位寄存器B，分别作为移位寄存器A和移位寄存器B输出信号Shift_a和Shift_b的触发控制信号；

二选一MUX的输出信号接入至移位寄存器B中，移位寄存器A和移位寄存器B中的每一位都接入CDF合成电路，CDF合成电路的测量输出结果通过信号Shift_out输出。

上述锁相环输出信号指被测信号。

本申请在不破坏锁相环闭环回路的基础上，将锁相环输出信号接入欠采样电路中，欠采样输出信号通过基于欠采样技术长周期抖动测量电路进行数据处理并生成累计分布函数图。

上述移位寄存器A和移位寄存器B的位数相等，且均可以覆盖欠采样实现电路的输出信号边沿与理想输出信号边沿之间出现的最大偏差。

移位寄存器A和移位寄存器B中的每个触发器的输出端都接入CDF合成电路。

上述基于欠采样技术锁相环长周期抖动片上测量电路，通过周期对齐欠采样后处理技术得到被测信号长周期抖动。周期对齐欠采样后处理具体如下：被测信号中的抖动，在欠采样实现电路输出的信号中会产生不稳定跳变位；同时由于长周期抖动的影响，此时信号与无抖动信号相比会有偏差；将信号边沿区域按照其周期对齐后，在边沿区域内测量出信号与理想信号之间的偏移，即抖动。

上述方法即为周期对齐方法。将周期对齐处理后的边沿区域累加，可以得到长周期抖动的CDF，通过分析CDF，可以得到抖动的均方根值。