[实用新型]高可靠性肖特基势垒整流器件有效
| 申请号： | 201420383961.0 | 申请日： | 2014-07-11 |
| 公开（公告）号： | CN203983290U | 公开（公告）日： | 2014-12-03 |
| 发明（设计）人： | 徐吉程;毛振东;薛璐 | 申请（专利权）人： | 苏州硅能半导体科技股份有限公司 |
| 主分类号： | H01L29/872 | 分类号： | H01L29/872;H01L29/06 |
| 代理公司： | 苏州创元专利商标事务所有限公司 32103 | 代理人： | 马明渡;王健 |
| 地址： | 215126 江苏省苏州市工*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 可靠性 肖特基势垒 整流 器件 | ||
1. 一种高可靠性肖特基势垒整流器件，该肖特基势垒整流器件的有源区由若干个肖特基势垒单胞（1）并联构成；在截面上，每个肖特基势垒单胞（1）包括硅片（2），位于所述硅片（2）背面的下金属层（3），位于所述硅片（2）正面的上金属层（4），所述硅片（2）下部与所述下金属层（3）连接的第一导电类型重掺杂的单晶硅衬底（5），所述硅片（2）上部与上金属层（4）连接的第一导电类型轻掺杂的单晶硅外延层（6），位于所述单晶硅外延层（6）上部并开口于所述单晶硅外延层（6）上表面的沟槽（7），其特征在于：所述沟槽（7）四壁均具有第一二氧化硅氧化层（8），一导电多晶硅体（9）嵌入所述沟槽（7）内，位于导电多晶硅体（9）中下部的多晶硅中下部（91）位于沟槽（7）内且与单晶硅外延层（6）之间设有所述第一二氧化硅氧化层（8），位于导电多晶硅体（9）上部的多晶硅上部（92）位于上金属层（4）内，且多晶硅上部（92）四周与上金属层（4）之间设有第二二氧化硅氧化层（10）。
2. 根据权利要求1所述的高可靠性肖特基势垒整流器件，其特征在于：所述导电多晶硅体（9）中多晶硅上部（92）与多晶硅中下部（91）的高度比为1：5~7。
3. 根据权利要求1所述的高可靠性肖特基势垒整流器件，其特征在于：所述沟槽（7）深度一般为2~3微米，导电多晶硅体（9）的上部（92）高度为0.4~0.6微米。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州硅能半导体科技股份有限公司;，未经苏州硅能半导体科技股份有限公司;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201420383961.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体镀膜设备采用的晶圆陶瓷柱
- 下一篇：一种太阳能电池片的正面电极结构
- 同类专利
- 专利分类
