[实用新型]一种非易失性布尔逻辑运算电路

说明书

技术领域

本实用新型属于数字电路领域，更具体的，涉及一种非易失性16种基本布尔逻辑的运算电路。

背景技术

忆阻器(Memristor)被认为是电阻、电容、电感外的第四种基本电路元件，能够记忆流经的电荷量，其电阻值能够通过控制电流变化而随之改变。忆阻器的高阻态和低阻态可以用来存储“0”和“1”，用于信息存储，具有非易失性、低功耗、高速、高集成度等优点。此外，忆阻器还被提出可以实现状态逻辑运算，逻辑运算的结果直接存储在器件的电阻状态中。也就是说，利用忆阻器可以将计算与存储在同一器件或是电路中完成，实现信息存储和计算的融合，提高信息处理的效率，从功能的角度推动信息存储器的发展。这样一种信息存储和计算融合的架构被认为是突破传统计算机发展所面临的冯诺依曼瓶颈的有力途径。而如何基于忆阻器实现非易失性的布尔逻辑运算，是开发非易失性逻辑运算电路、芯片、系统，以及发展新型计算机架构的关键基础。

申请号201210234665.X，申请日2012年7月9，发明名称为“一种基于忆阻器的逻辑门电路”的申请文件中采用了3个忆阻器、1个单向导通元件和1个电阻能够实现与逻辑和或逻辑，然而，该装置无法实现完备的16种布尔逻辑，且忆阻器储存的状态采用电流读出方式，不利于数字逻辑的级联。

实用新型内容

针对现有技术的缺陷，本实用新型的目的在于提供一种可以实现16种布尔逻辑运算的非易失性布尔逻辑运算电路。

本实用新型提供的非易失性布尔逻辑运算电路，其具有两个输入端和一个输出端，包括第一阻变元件M1和第二阻变元件M2；所述第一阻变元件M1的负极作为逻辑运算电路的第一输入端，所述第二阻变元件M2的负极作为逻辑运算电路的第二输入端，所述第二阻变元件M2的正极与所述第一阻变元件M1的正极连接后作为所述逻辑运算电路的输出端。

其中，非易失性布尔逻辑运算电路运算结果表达式为L=A·B‾·W‾·R‾+(A‾]]>+B)·W‾·R+A‾·B·W·R+(A+B‾)·W·R‾;]]>其中A为第一输入端输入的信号，B为第二输入端输入的信号，W为初始化的写入方向，R为逻辑运算结果的读出方向。

其中，所述第一阻变元件和第二阻变元件为忆阻器。

本实用新型提供的非易失性布尔逻辑运算电路，其具有两个输入端和一个输出端，其特征在于，包括第三阻变元件M3和第四阻变元件M4；所述第三阻变元件M3的正极作为逻辑运算电路的第一输入端，所述第四阻变元件M4的正极作为逻辑运算电路的第二输入端，所述第四阻变元件M4的负极与所述第三阻变元件M3的负极连接后作为所述逻辑运算电路的输出端。