[实用新型]测试单元以及测试结构

说明书

技术领域

本实用新型涉及半导体制造业中的可靠性(Reliability)领域，特别是涉及一种测试单元以及测试结构。 

背景技术

大规模集成电路的制造需要大量晶体管元件的供应，这些晶体管元件代表用于设计电路之主要的电路元件。例如，数亿个晶体管可设置在目前可利用的大规模集成电路中。然而，随着关键尺寸(Critical Dimension，简称CD)的持续减小，需要调适且可能需要高度复杂工艺技术的新发展。 

为了节约SRAM(静态随机存储器)区域的面积，在现有技术中采用硅连接层(业界亦称M0)的结构来连接源极和漏极。如图1所示，在现有技术的SRAM区域，衬底10中具有轻掺杂区11，轻掺杂区11中具有源极12和漏极13，栅极15位于衬底10上，栅极15与衬底10之间通过栅氧化层14隔离。硅连接层16位于栅极15两侧，两侧的硅连接层16分别连接源极12和漏极13，用于源极12和漏极13的导通。硅连接层16与栅极15之间通过侧墙17隔离。然而，由于硅连接层16与栅极15之间的距离较小(即侧墙17的宽度较小)，大约只有20nm～50nm左右。所以，侧墙17一旦出现缺陷，便会影响硅连接层16与栅极15之间的电性能，造成SRAM的失效。所以，如何检测硅连接层16与栅极15之间的可靠性，已成为本领域急需解决的技术问题之一。 

实用新型内容

本实用新型的目的在于，提供一种测试单元以及测试结构，能够检测硅连接层与栅极之间的可靠性。 

为解决上述技术问题，本实用新型提供一种测试单元，包括：衬底、多个栅极、多个硅连接层以及侧墙，所述多个栅极和多个硅连接层在所述衬底上交 错排列，所述侧墙位于所述栅极和硅连接层之间。 

进一步的，在所述测试单元中，所述衬底包括隔离区，所述多个栅极、多个硅连接层位于所述隔离区上。 

进一步的，在所述测试单元中，所述隔离区为浅槽隔离。 

进一步的，在所述测试单元中，所述隔离区包括掺杂区，所述多个栅极、多个硅连接层位于所述掺杂区上。 

进一步的，在所述测试单元中，所述测试单元还包括第一连接层和第二连接层，所述第一连接层连接所述硅连接层，所述第二连接层连接所述栅极。 

进一步的，在所述测试单元中，所述测试单元包括n个所述硅连接层，所述测试单元还包括第三连接层、第四连接层和第五连接层，所述第三连接层连接第2i-1个所述硅连接层，所述第四连接层连接第2i个所述硅连接层，所述第五连接层连接所述栅极，2i≤n，i、n为正整数。 

根据本实用新型的另一面，本实用新型还提供一种测试结构，包括至少一测试单元，所述测试单元为如上所述任意一种测试单元。 

进一步的，在所述测试结构中，所述测试单元还包括第一连接层和第二连接层，所述第一连接层连接所述硅连接层，所述第二连接层连接所述栅极，所述测试结构还包括第一垫片和第二垫片，所述第一连接层连接所述第一垫片，所述第二连接层连接所述第二垫片。 

进一步的，在所述测试结构中，所述测试单元包括n个所述硅连接层，所述测试单元还包括第三连接层、第四连接层和第五连接层，所述第三连接层连接第2i-1个所述硅连接层，所述第四连接层连接第2i个所述硅连接层，所述第五连接层连接所述栅极，2i≤n，i、n为正整数。 

进一步的，在所述测试结构中，所述测试结构还包括第三垫片、第四垫片和第五垫片，所述第三连接层连接所述第三垫片，所述第四连接层连接所述第四垫片，所述第五连接层连接所述第五垫片。 

与现有技术相比，本实用新型提供的测试单元以及测试结构具有以下优点： 

在本实用新型提供的测试单元中，该测试单元包括衬底、多个栅极、多个硅连接层以及侧墙，所述多个栅极和多个硅连接层在所述衬底上交错排列，所述侧墙位于所述栅极和硅连接层之间，与现有技术相比，所述测试单元真实模 拟了SRAM结构，可以准确地检测检测硅连接层与栅极之间的可靠性。 

附图说明

图1为现有技术中硅连接层结构的示意图； 

图2为本实用新型一实施例中测试单元的俯视图； 

图3为图2沿剖开线A-A’的剖面图； 

图4为本实用新型一实施例中测试结构的排列示意图； 

图5为本实用新型中测试结构的电流随电压递增的变化曲线。 

具体实施方式