[发明专利]基于差分信号的主从同步串行通讯总线及其实现方法

说明书

技术领域

本发明涉及一种主从同步串行通讯总线。

背景技术

目前主从同步串行通讯方式是指数字网中所有从节点都以主节点的时钟作为基准，所有节点或者是从直达的数字链路上接收主节点送来的定时基准，或者是从经过中间节点转发后的数字链路上接收主节点送来的定时基准，使从节点时钟从属于主节点时钟，如SPI串行通讯等。这类通讯方式由于受通信线路时延的影响，所以传输速率一般不高，进而无法保证大批量数据实时传输。在误码检测方面，这类通讯方式往往采用奇偶校验的方式进行误码检测，只能完成单字节检验，校验性能一般。

发明内容

本发明目的是为了解决现有主从同步串行通讯传输速率低、无法保证大批量数据实时传输，并且误码检测只能完成单字节校验的问题，提供了一种基于差分信号的主从同步串行通讯总线及其实现方法。

本发明所述基于差分信号的主从同步串行通讯装置，该通讯装置包括主控制器、主隔离差分模块、n个从隔离差分模块和n个从控制器，n为正整数，主控制器包括主发送模块M_TX和主接收模块M_RX，每个从控制器均包括从发送模块S_TX和从接收模块S_RX；

主发送模块M_TX和主隔离差分模块通过使能信号线M_TXD_EN、时钟信号线M_TXD_CLK和数据信号线M_TXD相连接，主接收模块M_RX和主隔离差分模块通过时钟信号线M_RXD_CLK和数据信号线M_RXD相连接，主隔离差分模块和每个从隔离差分模块均通过时钟信号差分线CLK和数据信号差分线DATA和隔离地线S_GND相连接，从发送模块S_TX和从隔离差分模块通过使能信号线S_TXD_EN、时钟信号线S_TXD_CLK和数据信号线S_TXD相连接，从接收模块S_RX和从隔离差分模块通过时钟信号线S_RXD_CLK和数据信号线S_RXD相连接。

所述n个从隔离差分模块结构相同，均包括数字隔离模块、DC/DC电源隔离模块、LDO稳压模块、差分模块I、差分模块II、电流噪声抑制器I、电流噪声抑制器II、双向瞬态电压控制模块I、双向瞬态电压控制模块II、两个阻抗匹配电阻RI和RII；

数字隔离模块和从控制器的从发送模块S_TX通过使能信号线S_TXD_EN、时钟信号线S_TXD_CLK和数据信号线S_TXD相连接，数字隔离模块和从控制器的从接收模块S_RX通过时钟信号线S_RXD_CLK和数据信号线S_RXD相连接，

数字隔离模块通过使能信号线将使能信号发送至差分模块I和差分模块II，数字隔离模块通过时钟信号线发送时钟信号至差分模块I，数字隔离模块通过数据信号线发送数据信号至差分模块II；

差分模块I的差分线AI和BI经过电流噪声抑制器I后通过时钟信号差分线CLK和与主隔离差分模块相连接，双向瞬态电压控制模块I和阻抗匹配电阻RI并联接入时钟信号差分线CLK和

差分模块II的差分线AII和BII经过电流噪声抑制器II后通过数据信号差分线DATA和与主隔离差分模块相连接，双向瞬态电压控制模块II和阻抗匹配电阻RII并联接入数据信号差分线DATA和

电源信号Vcc和GND经过DC/DC电源隔离模块变换为S_Vcc1和S_GND，经过LDO稳压模块变换为S_Vcc2给从隔离差分模块内其他模块供电。

基于差分信号的主从同步串行通讯装置的其实现方法，该实现方法的具体过程为：

主控制器周期性地读取主接收模块M_RX的双口存储器RAM中的有效数据，然后将发送结束标识位取反赋值给发送开始标识位，启动主发送模块M_TX；

主控制器根据系统时钟通过地址总线和数据总线配置主发送模块M_TX中的时刻寄存器组、数量寄存器组、复位标识寄存器、数据包起始标识寄存器、地址寄存器组和发送开始标识位，并将待发送数据包写入双口存储器RAM；主发送模块M_TX中发送结束标识位、发送控制模块、定时器、计数器、CRC校验模块、发送移位器、NRZI编码模块和双口存储器RAM的读取操作均受控于同一时钟信号M_TXD_CLK，且上升沿触发；

主控制器根据系统时钟通过地址总线和数据总线配置主接收模块M_RX中的数量寄存器组、数据包起始标识寄存器、复位标识寄存器和地址寄存器组，读取双口存储器RAM；主接收模块M_RX中的接收控制模块、总线状态监控器、计数器、CRC校验模块、接收移位器、NRZI解码模块和双口存储器RAM的写操作均受控于同一时钟信号M_RXD_CLK，且下降沿触发；