[发明专利]数控机床热误差反馈截断补偿脉冲发送控制电路及方法

权利要求书

1.一种数控机床热误差反馈截断补偿脉冲发送控制电路，其特征在于：所述控制电路基于FPGA芯片和外部脉冲叠加电路实现，所述FPGA芯片包括：

外部信号接收端口：接收从外部信号处理电路获取的补偿触发信号和从外部处理器获取的补偿脉冲控制信号并将所述补偿触发信号和补偿脉冲控制信号发送至内部功能时序逻辑电路；

内部时钟分频电路：对从系统硬件电路获取的高频时钟信号进行分频处理为分频时钟信号并发送至内部功能时序逻辑电路；

内部功能时序逻辑电路：对所述补偿触发信号和补偿脉冲控制信号进行处理，并通过所述分频时钟信号产生正交补偿脉冲发送至补偿脉冲输出端口；

补偿脉冲输出端口：将所述正交补偿脉冲发送至外部脉冲叠加电路；

系统硬件电路：为FPGA芯片工作提供辅助电路支持；

所述外部脉冲叠加电路将FPGA芯片产生的正交补偿脉冲和数控机床原始正交反馈脉冲进行叠加，形成补偿脉冲发送控制信号。

2.根据权利要求1所述的数控机床热误差反馈截断补偿脉冲发送控制电路，其特征在于：所述外部信号接收端口从外部处理器获取的补偿脉冲控制信号包括使能信号、复位信号、补偿方向、补偿脉冲个数和补偿起始信号。

3.根据权利要求1所述的数控机床热误差反馈截断补偿脉冲发送控制电路，其特征在于：所述系统硬件电路包括用于提供电源供给的系统电源电路、用于提供复位信号的复位电路、用于产生高频时钟信号的外部时钟电路和用于提供外部调试接口的调试配置电路。

4.根据权利要求1所述的数控机床热误差反馈截断补偿脉冲发送控制电路，其特征在于：所述内部时钟分频电路发送的分频时钟信号包括为频率分别为f＝10MHZ、f＝1MHZ和f＝10kHZ的时钟信号。

5.根据权利要求1所述的数控机床热误差反馈截断补偿脉冲发送控制电路，其特征在于：所述外部信号接收端口接收从外部信号处理电路获取的补偿触发信号以触发信号下降沿作为补偿脉冲的发送起点。

6.根据权利要求3所述的数控机床热误差反馈截断补偿脉冲发送控制电路，其特征在于：所述FPGA芯片采用EP2C8T144芯片，所述复位电路采用MAX708芯片，所述外部时钟电路采用49FCT3805，所述调试配置电路采用EPCS4SI8芯片。

7.一种用于权利要求1～6任一项所述的数控机床热误差反馈截断补偿脉冲发送控制电路的控制方法，其特征在于：包括如下步骤：

1)所述外部处理器对FPGA芯片进行使能和复位操作；

2)所述外部处理器向FPGA芯片发送补偿脉冲控制信号；

3)所述FPGA芯片根据外部信号处理电路发送的补偿触发信号产生正交补偿脉冲并发送至外部脉冲叠加电路；

4)所述外部脉冲叠加电路将FPGA芯片产生的正交补偿脉冲和数控机床原始正交反馈脉冲进行叠加，形成补偿脉冲发送控制信号。

8.根据权利要求7所述的嵌数控机床热误差反馈截断补偿脉冲发送控制电路的控制方法，其特征在于：所述步骤3)的具体步骤包括：

31)所述FPGA芯片获取补偿脉冲控制信号中的补偿脉冲个数、补偿方法和补偿起始信号；

32)所述FPGA芯片从外部信号处理电路获取的补偿触发信号中的补偿触发下降沿到来时，所述FPGA芯片根据补偿脉冲个数、补偿方法和补偿起始信号产生一组正交脉冲信号并发送至外部脉冲叠加电路，同时内部记录的补偿脉冲个数减一；

33)重复步骤32)直至内部记录的补偿脉冲个数为零。

9.根据权利要求8所述的嵌数控机床热误差反馈截断补偿脉冲发送控制电路的控制方法，其特征在于：所述步骤32)还包括：

32a)所述FPGA芯片接收补偿脉冲控制信号后向外部处理器发送“BUSY”高电平信号；

32b)所述FPGA芯片将正交补偿脉冲发送至外部脉冲叠加电路完成后向外部处理器发送“BUSY”低电平信号。