[发明专利]内置静电保护器件的高速输出电路在审
申请号: | 201410831513.7 | 申请日: | 2014-12-23 |
公开(公告)号: | CN104601160A | 公开(公告)日: | 2015-05-06 |
发明(设计)人: | 彭进忠;孔亮;戴颉;李耿民;职春星 | 申请(专利权)人: | 灿芯半导体(上海)有限公司 |
主分类号: | H03K19/003 | 分类号: | H03K19/003;H01L27/02 |
代理公司: | 无锡互维知识产权代理有限公司 32236 | 代理人: | 庞聪雅;戴薇 |
地址: | 201203 上海市浦东新区张江*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 内置 静电 保护 器件 高速 输出 电路 | ||
1.一种输出电路,其特征在于,其包括:
输出端;
连接于电源端和所述输出端之间的第一输出单元,其包括晶体管MP1、晶体管MP0和电阻RP,其中晶体管MP0的源极与电源端相连,晶体管MP0的漏极通过电阻RP与所述输出端相连,晶体管MP1的源极与电源端相连,晶体管MP1的漏极直接所述输出端相连;
连接于接地端和所述输出端之间的第二输出单元,其包括晶体管MN1、晶体管MN0和电阻RN,其中晶体管MN0的源极与接地端相连,晶体管MN0的漏极通过电阻RN与所述输出端相连,晶体管MP1的源极与接地端相连,晶体管MN1的漏极直接所述输出端相连。
2.根据权利要求1所述的输出电路,其特征在于,晶体管MP1的栅极与晶体管MP0的栅极相连,它们接收第一输出控制信号,晶体管MN1的栅极与晶体管MN0的栅极相连,它们接收第二输出控制信号。
3.根据权利要求2所述的输出电路,其特征在于,晶体管MP1和MP0为PMOS晶体管,晶体管MN1和MN0为NMOS晶体管,
在第一输出控制信号为高电平时,晶体管MP1和MP0截止,在第一输出控制信号为低电平时,晶体管MP1和MP0导通,
在第二输出控制信号为高电平时,晶体管MN1和MN0导通,在第二输出控制信号为低电平时,晶体管MN1和MN0截止。
4.根据权利要求3所述的输出电路,其特征在于,在第一输出控制信号和第二输出控制信号的控制下,晶体管MP1导通时,晶体管MN1截止,晶体管MN1导通时,晶体管MP1截止。
5.根据权利要求2所述的输出电路,其特征在于,在所述晶体管MP1中存在有第一寄生二极管,第一寄生二极管的正极与输出端相连,负极与电源端相连,在输出端上存在正静电时,静电泄放电流由输出端通过所述晶体管MP1的第一寄生二极管流至电源端,
在所述晶体管MN1中存在有第二寄生二极管,该第二寄生二极管的负极与输出端相连,正极与接地端相连,在输出端上存在负静电时,静电泄放电流由接地端通过所述晶体管MN1的第二寄生二极管流至输出端。
6.根据权利要求2所述的输出电路,其特征在于,电阻RP和电阻RN的电阻均大于200欧姆。
7.根据权利要求2所述的输出电路,其特征在于,晶体管MP1和MP0的衬体接电源端,晶体管MN1和MN0的衬体接接地端。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于灿芯半导体(上海)有限公司,未经灿芯半导体(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410831513.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:解码方法、解码电路、存储器存储装置与控制电路单元
- 下一篇:多赫蒂放大器结构