[发明专利]一种模拟智能电能表存储器测试板系统及其测试方法

权利要求书

1.一种模拟智能电能表存储器测试板系统，其特征在于，所述测试板系统是基于智能电表软件可靠性测试平台的，包括检测计算机(1)、模拟存储器测试板(2)、被测单元(3)、接口A(4)和接口C(6)；所述检测计算机(1)通过接口A(4)与模拟存储器测试板(2)进行信息交互；所述被测单元(3)通过接口C(6)与模拟存储器测试板(2)进行信息交互；

所述模拟存储器测试板(2)包括通过接口B(5)进行信息交互的存储器模拟监控板ARM(7)和存储器模拟板FPGA(8)；

所述存储器模拟板FPGA(8)包括i²c总线内核(9)、仲裁选择模块(10)、三总线模块(11)、SRAM存储控制模块(12)、SRAM芯片(13)、修改存储器内容模块(14)、读取操作指令模块(15)和寄存器模块(16)；所述仲裁选择模块(10)与i²c总线内核(9)进行信息交互；所述I²C总线内核(9)、三总线模块(11)、SRAM存储控制模块(12)和SRAM芯片(13)依次进行信息交互；所述修改存储器内容模块(14)分别与SRAM存储控制模块(12)和寄存器模块(16)连接；所述读取操作指令模块(15)分别与SRAM芯片(13)和寄存器模块(16)连接；所述SRAM存储控制模块(12)和寄存器模块(16)进行信息交互。

2.如权利要求1所述的存储器测试板系统，其特征在于，在测试进行过程中，存储器模拟监控板ARM(7)通过接口A(4)接收检测计算机(1)发送的指令，同时通过接口B(5)与存储器模拟板FPGA(8)进行信息交互，完成检测计算机(1)要求的操作；被测单元3通过接口C(6)与存储器模拟板FPGA(8)进行信息交互，模拟电表对EEPROM的读写操作；所述存储器模拟监控板ARM(7)为ARM芯片；

所述i²c总线内核(9)满足EEPROM通信协议。

3.如权利要求1所述的存储器测试板系统，其特征在于，所述接口A(4)是检测计算机(1)和模拟存储器测试板(2)之间的接口，采用以太网接口，模拟存储器测试板(2)作为服务端；所述接口C(6)是模拟存储器测试板(2)与被测单元(3)之间的接口，满足i²c总线协议。

4.如权利要求1所述的存储器测试板系统，其特征在于，模拟存储器测试板(2)利用存储器模拟板FPGA(8)硬件逻辑及SRAM芯片(13)模拟被测单元(3)对智能电能表的存储芯片的读写操作，通过ARM芯片与存储器模拟板FPGA(8)的信息交互，进行特殊操作；根据测试中使用的不同智能电表，对存储器模拟板FPGA(8)的模拟存储芯片信息进行配置，配置信息包括设备地址、存储器数量、存储器容量、是否分页和页大小；读取存储芯片模块的操作指令和记录操作状态；模拟智能电能表存储芯片的故障写入操作，满足智能电表软件可靠性测试平台检测存储器失效的需求。

5.如权利要求4所述的存储器测试板系统，其特征在于，所述特殊操作包括：ARM芯片通过以太网接收上位机发送的指令，以读写时序与存储器模拟板FPGA(8)进行信息交互，将指令发送到存储器模拟板FPGA(8)模拟的寄存器中，再按照存储器模拟板FPGA(8)内部逻辑解析寄存器内容，实现存储器芯片的信息配置、读取操作指令及故障写入操作。

6.一种如权利要求1-5中任一项所述的模拟智能电能表存储器测试板系统的测试方法，其特征在于，所述方法包括下述步骤：

步骤1：分析存储器模拟板FPGA的模拟存储芯片读写操作以及ARM芯片与存储器模拟板FPGA间的通信协议；

步骤2：根据存储器模拟板FPGA读写数据以及ARM芯片与智能电能表存储芯片间的通信协议，设计符合协议的时序逻辑；

步骤3：根据设计的时序逻辑，基于Quartus II软件，利用VHDL语言实现存储芯片内核及智能电能表的存储芯片与ARM芯片进行交互的硬件逻辑；

步骤4：根据智能电表软件可靠性测试平台的需求，设计智能电能表存储芯片内核外围的硬件逻辑，分配管脚，并对VHDL语言编写的程序进行综合；

步骤5：在模拟存储器测试板上运行综合后的程序，对智能电表进行测试，并对模拟的智能电能表的存储芯片进行验证。