[发明专利]高压级联电流镜电路

说明书

【技术领域】

本发明涉及电流镜电路领域，特别涉及一种高压级联电流镜电路。

【背景技术】

在一些高压电路中，需要承受较高电压，所以需要在低压管上级联高压管才能耐受高压。但由于高压管的匹配性差，电流镜的复制需要由低压管来保证复制精度。

图1描述了一种现有技术的高压级联电流镜电路，其中包括高压NMOS(N-channel Metal Oxide Semiconductor)晶体管MNHV3、MNHV4和低压NMOS晶体管MN1和MN2。通常，高压NMOS晶体管采用高压MOS工艺制作，其能够耐受较高电压，比如30V，低压NMOS晶体管采用低压MOS工艺制作，其近能够耐受较低电压，比如5V。低压晶体管MN1和MN2可以保证较好的电流匹配精度，高压晶体管MNHV3和MNHV4保证可以耐受高电压。但其缺点是需要较高的电源电压，即最低工作电源电压偏高，不利用低压工作。例如有些系统中电源变化范围为1.8V～30V。而图1中最低电源工作电压为Vth_hv+Vth_lv+Vdsat，其中Vth_hv为MNHV3的阈值电压，例如为1.6V，Vth_lv为MN1的阈值电压，例如为0.8V，Vdsat为电流源I1的饱和电压，例如为0.1V，在此例子中，最低电源电压为1.6V+0.8V+0.1V＝2.5V。在需要更低电压下工作的情形，则图1不能满足要求。

图2描述了现有技术中高压级联电流镜电路的另一种实现方式，其中包括高压NMOS晶体管MNHV3、MNHV4和低压NMOS晶体管MN1和MN2，MNHV3的漏极接电阻R1，MNHV3的源极接MN1的漏极，MN1的源极接地，MNHV4的漏极接输出IOUT，MNHV4的源极接MN2的漏极，MN2的漏极接地。这种方式最低工作电压为Vth_hv+2.(Vdsat)，其中Vth_hv为MNHV3的阈值电压，一个Vdsat为电流源I1的饱和电压，另一个Vdsat为MN1的漏源饱和电压。以上述相同的例子，Vth_hv假设为1.6V，Vdsat为0.1V，则最低工作电压为1.6V+2*(0.1)＝1.8V。但图2所需的电阻R1可能消耗较大的芯片面积，特别对于低功耗设计，例如I1的电流值为10纳安，R1上的电压将为(Vth_hv+Vdsat)-Vth_lv＝1.7V-0.8V＝0.9V。根据欧姆定律，R1电阻值需设计为0.9V/10nA＝90兆欧姆，将占用非常大芯片面积。如果采用较小的电阻，则需增加I1的电流值，这样不利于低功耗设计。

因此，有必要提出一种改进的高压级联电流镜电路来克服上述问题。

【发明内容】

本发明的目的在于提供一种改进的高压级联电流镜电路，其能够承受高压，最低工作电源电压较低。

为了解决上述问题，本发明提供一种电流镜电路，其包括电流源、第一低压晶体管、第二低压晶体管、第三低压晶体管、第一高压晶体管和第二高压晶体管。所述电源源的第一连接端与第一电源端相连，其第二连接端与第三低压晶体管的第一连接端相连。第三低压晶体管的控制端与其第一连接端相连，其第二连接端与第一高压晶体管的漏极以及第一低压晶体管的栅极相连。第一高压晶体管的源级与第一低压晶体管的漏级相连，其栅极与第二高压晶体管的栅极以及电流源的第二连接端相连。第一低压晶体管的源级接第二电源端，其栅极与第二低压晶体管的栅极相连。第二低压晶体管的源级接第二电源端，其漏极与第二高压晶体管的源级相连。第二高压晶体管的漏极作为该电流镜电路的电流输出端。

进一步的，第一低压晶体管、第二低压晶体管、第三低压晶体管、第一高压晶体管、第二高压晶体管的衬体端都连接于第二电源端。

进一步的，所述电流镜电路还包括有电阻，该电阻串联在电流源的第二连接端和第三低压晶体管的第一连接端之间。所述电阻的阻值R41＝(Vth_hv1-Vth_lv1-Vgs_lv3+Vdsatlv1)/I41，其中Vth_hv1为第一高压晶体管的阈值电压，Vth_lv1为第一低压晶体管的阈值电压，Vgs_lv3为第三低压晶体管的阈值电压，Vdsatlv1为第一低压晶体管的漏源饱和电压，I41为电流源的电流值。

进一步的，Vth_hv1-Vth_lv1-Vgs_lv3＝0，其中Vth_hv1为第一高压晶体管的阈值电压，Vth_lv1为第一低压晶体管的阈值电压，Vgs_lv3为第三低压晶体管的阈值电压，Vdsatlv1为第一低压晶体管的漏源饱和电压。