[发明专利]部分耗尽绝缘体上硅三极管结构

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种部分耗尽绝缘体上硅(PD-SOI，partially-depleted silicon-on-insulator)三极管结构。

背景技术

由于部分耗尽绝缘体上硅的顶层硅较薄，形成的三极管特性较差，比如放大能力不够。图1示意性地示出了根据现有技术的部分耗尽绝缘体上硅三极管，图2示意性地示出了根据现有技术的部分耗尽绝缘体上硅三极管的沿线A-A’的第一截面结构图，图3示意性地示出了根据现有技术的部分耗尽绝缘体上硅三极管的沿线B-B’的第二截面结构图。如图1至图3所示，其中示出了根据现有技术的部分耗尽绝缘体上硅三极管的基极1、集电极2和发射极3的结构。其中，基极1处于集电极2和发射极3之间，而且基极1从一端1-1引出。

图1至图3所示的传统的部分耗尽绝缘体上硅MOSFET结构的寄生三极管的性能不好。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够更容易布局布线而且管子性能更好的部分耗尽绝缘体上硅三极管结构。

为了实现上述技术目的，根据本发明，提供了一种部分耗尽绝缘体上硅三极管结构，其包括：布置在衬底上的埋氧层、布置在埋氧层上的集电极区、布置在集电极区上方的基区、分别布置在基区两侧的超浅沟槽隔离区和基极区域、以及布置在超浅沟槽隔离区的与基区相对的一侧的集电极接触区；其中，集电极接触区的掺杂浓度大于集电极区的掺杂浓度，集电极区连接集电极接触区，集电极接触区、超浅沟槽隔离区、基区和基极区域处于硅片表面；而且，所述部分耗尽绝缘体上硅三极管结构还包括：布置在硅片表面上的多晶硅发射极。

优选地，集电极至基极的方向上的超浅沟槽隔离区的第一尺寸、基区的第二尺寸、多晶硅发射极与超浅沟槽隔离区重叠的第三尺寸、多晶硅发射极与基区重叠的第四尺寸被调节来调整部分耗尽绝缘体上硅三极管结构的放大系数。

优选地，发射极区和集电极区的掺杂类型为P型掺杂，基极为N型掺杂。

优选地，发射极区和集电极区的掺杂类型为N型掺杂，基极为P型掺杂。

优选地，多晶硅发射极的侧壁布置有侧墙。

优选地，集电极接触区和基极区域外侧布置有浅沟槽隔离。

优选地，所述衬底为硅衬底。

根据本发明优选实施例的部分耗尽绝缘体上硅三极管结构能够与CMOS工艺兼容。与现有技术的结构相比，根据本发明优选实施例的部分耗尽绝缘体上硅三极管结构具有更大的集电极面积，管子性能会更好。而且，根据本发明优选实施例的部分耗尽绝缘体上硅三极管结构更容易布局布线。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据现有技术的部分耗尽绝缘体上硅三极管。

图2示意性地示出了根据现有技术的部分耗尽绝缘体上硅三极管的第一截面结构图。

图3示意性地示出了根据现有技术的部分耗尽绝缘体上硅三极管的第二截面结构图。

图4示意性地示出了根据本发明优选实施例的部分耗尽绝缘体上硅三极管结构的截面结构图。

图5示意性地示出了根据本发明优选实施例的部分耗尽绝缘体上硅三极管结构的截面结构图的尺寸示意。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

图4示意性地示出了根据本发明优选实施例的部分耗尽绝缘体上硅三极管结构的截面结构图。

如图4所示，根据本发明优选实施例的部分耗尽绝缘体上硅三极管结构包括：布置在衬底100(例如硅衬底)上的埋氧层200(即SOI硅片)、布置在埋氧层200上的集电极区600(优选地，集电极区600的掺杂类型为N型掺杂，例如磷掺杂、砷掺杂)、布置在集电极区600上方的基区500(优选地，基区500的掺杂类型为P型掺杂，例如硼掺杂)、分别布置在基区500两侧的超浅沟槽隔离区400(VSTI，Very Shallow Trench Isolation)和基极区域20、以及布置在超浅沟槽隔离区400的与基区500相对的一侧的集电极接触区30。