[发明专利]一种逻辑芯片以及包含该逻辑芯片的板卡装置

说明书

技术领域

本发明涉及了通信技术领域，尤其是涉及了一种读逻辑芯片以及包含该逻辑芯片的板卡装置。

背景技术

复杂数字电路板卡中存在一个逻辑芯片，用于与BMC(Board Management Controller，板卡管理控制器)配合实现对板卡关键信号的管控，并实现板卡运行所需辅助功能。逻辑芯片由CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)或FPGA(Field Programmable Gate Array，现场可编程门阵列)实现，逻辑芯片功能包括：生成系统复位时序，分配复位和中断信号。实现对处理器或其它功能芯片、模块的配置或管理。实现局部接口转换、多路选择、总线分配功能。实现电源PGOOD(Power Good，电源正确)监测、异常复位记录、板卡硬件看门狗、板卡主/备用切换、硬件定时器等功能。

在上述功能中，逻辑芯片可以独立完成的功能包括复位时序、上电配置等。对于其它功能，逻辑芯片需要与处理器配合才能够完成。在一般情况下，逻辑芯片与处理器之间通过一组状态控制寄存器实现状态信息与控制信息的交互，即处理器将控制信息写入状态控制寄存器，触发逻辑芯片产生相关功能，逻辑芯片将状态信息写入状态控制寄存器，供处理器读取。

现有技术中，逻辑芯片的功能调试需要依赖于处理器对状态控制寄存器的读写操作，因此，需要首先生成简化的逻辑版本，以使处理器完成启动，并对处理器与逻辑芯片之间的寄存器读写接口进行调试。进一步的，在寄存器读写接口调试完成之后，才能够逐步完成逻辑芯片的功能调试。

由于逻辑芯片的功能调试与处理器的调试之间存在依赖关系，导致调试过程需要顺序进行，效率较低。由于逻辑芯片对处理器的复位信号有着重要影响，可能导致在调试过程中引起处理器异常复位，使调试流程意外中断。

发明内容

本发明实施例提供一种逻辑芯片以及包含该逻辑芯片的板卡装置，以避免逻辑芯片的功能调试与处理器的调试之间存在依赖关系，提高调试效率。

本发明实施例提供一种逻辑芯片，所述逻辑芯片具体包括串口控制台模块、和状态控制寄存器；所述串口控制台模块，用于接收来自用户设备的用于读写所述状态控制寄存器的读写信息，并按照所述读写信息对所述状态控制寄存器进行读写处理；以及，获得所述状态控制寄存器对应的读写处理结果，并将所述状态控制寄存器对应的读写处理结果反馈给所述用户设备。

所述逻辑芯片还包括MUX，所述MUX与所述串口控制台模块连接，且所述MUX与所述状态控制寄存器连接；其中，所述MUX，用于在接收到判决信号时，确定工作模式为调试模式，并保持所述MUX与所述串口控制台模块之间的连接，以使所述串口控制台模块通过所述MUX与所述状态控制寄存器连接，并由所述串口控制台模块对所述状态控制寄存器进行读写处理。

所述串口控制台模块，具体用于在收到来自所述用户设备的用于读写所述状态控制寄存器的字符串格式的读写信息之后，利用美国信息交换标准ASCII编码解析功能将所述字符串格式的读写信息翻译为二进制格式的读写信息，并按照所述二进制格式的读写信息对所述状态控制寄存器进行读写处理；以及，在获得所述状态控制寄存器对应的二进制格式的读写处理结果之后，利用ASCII编码解析功能将所述二进制格式的读写处理结果翻译为所述状态控制寄存器对应的字符串格式的读写处理结果，并将所述状态控制寄存器对应的字符串格式的读写处理结果反馈给所述用户设备。

所述串口控制台模块具体包括：串口控制器、命令接收状态机、控制台状态机、命令解析状态机、命令处理状态机和打印服务状态机；

所述串口控制器，用于接收来自所述用户设备的用于读写所述状态控制寄存器的读写信息，并将所述读写信息发送给所述命令接收状态机；

所述命令接收状态机，用于将所述读写信息存储到接收缓存中，并当所述读写信息为有效信息时，将所述读写信息存储到命令缓存中，并通知所述控制台状态机进行操作；

所述控制台状态机，用于在得到操作命令后，通知命令解析状态机对所述读写信息进行解析，并通知命令处理状态机对所述读写信息进行处理；

所述命令解析状态机，用于将读写信息拆分为命令、地址和数据信息；

所述命令处理状态机，用于生成寄存器读写接口时序，并保存数据信息；

所述打印服务状态机，用于监测控制台状态机运行状态，提供打印信息。