[发明专利]用于测量SRAM阵列电容的测试电路及测量SRAM阵列电容的方法

说明书

本发明提供一种用于测量SRAM阵列电容的测试电路及测量SRAM阵列电容的方法。所述测试电路包括：待测SRAM阵列、用于与待测SRAM阵列进行比较的比较SRAM阵列、与待测SRAM阵列相对应的第一PMOS管和第一NMOS管、以及与比较SRAM阵列相对应的第二PMOS管和第二NMOS管。本发明所提供的用于测量SRAM阵列电容的测试电路仅在测试结构中添加若干器件，结构简单，易于实现，并且通过该测试电路，可以通过测量电流而非直接测量电容来间接测得电容，测量速度更快，测量精度更高。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种用于测量静态随机存储器(SRAM)阵列电容的测试电路及测量SRAM阵列电容的方法。

背景技术

对于SRAM阵列电容来说，当前常用电桥法来测量电容。图1为当前常用的测量电容的电桥法电路图。如图1所示，电桥平衡时可以用等式R_X+1/jωC_X＝R₄/R₃(R₂+1/jωC₂)来表示，则C_X＝R₃C₂/R₄。当前常用的用于SRAM阵列电容的测试结构通常采用LCR测试仪(例如Agilent4284)对电容进行直接测量。这类常规测试仪的精度不高，因此直接利用这类测试仪测量电容时的误差会比较大。并且，采用LCR测试仪测量电容时每次测试都要求电容校准(calibration)，比较麻烦。

发明内容

针对现有技术的不足，一方面，本发明提供一种用于测量SRAM阵列电容的测试电路，所述测试电路包括：待测SRAM阵列、用于与所述待测SRAM阵列进行比较的比较SRAM阵列、与所述待测SRAM阵列相对应的第一PMOS管和第一NMOS管、以及与所述比较SRAM阵列相对应的第二PMOS管和第二NMOS管。其中，所述第一PMOS管的漏极连接第一电源，所述第二PMOS管的漏极连接第二电源；所述第一NMOS管的源极连接第三电源，所述第二NMOS管的源极连接所述第三电源；所述第一PMOS管的栅极和所述第二PMOS管的栅极相连接，所述第一NMOS管的栅极和所述第二NMOS管的栅极相连接；所述待测SRAM阵列的第一端口连接所述第一PMOS管的源极和所述第一NMOS管的漏极，所述待测SRAM阵列的第二端口连接所述第三电源；所述比较SRAM阵列的第一端口连接所述第二PMOS管的源极和所述第二NMOS管的漏极，所述比较SRAM阵列的第二端口连接所述第三电源。

在本发明的一个实施例中，所述测试电路包括多个所述比较SRAM阵列，并且多个所述比较SRAM阵列中的每一个均对应于一个所述第二PMOS管和一个所述第二NMOS管。

在本发明的一个实施例中，所述待测SRAM阵列和所述比较SRAM阵列的区别在于存储容量不同。

在本发明的一个实施例中，所述待测SRAM阵列和所述比较SRAM阵列包含的存储单元的个数不同。

在本发明的一个实施例中，所述待测SRAM阵列和所述比较SRAM阵列的区别在于是否包含存储单元(cell)。

在本发明的一个实施例中，所述待测SRAM阵列包含存储单元，所述比较SRAM阵列不包含存储单元。

在本发明的一个实施例中，所述待测SRAM阵列和所述比较SRAM阵列的区别在于所包含的工序阶段不同。

在本发明的一个实施例中，所述待测SRAM阵列包含前段工序(FEOL)，所述比较SRAM阵列不包含前段工序。

在本发明的一个实施例中，所述第一电源和所述第二电源相同，均为Vdd。

在本发明的一个实施例中，所述第三电源为Vss。