[发明专利]用于测量SRAM阵列电容的测试电路及测量SRAM阵列电容的方法有效
| 申请号： | 201410537903.3 | 申请日： | 2014-10-13 |
| 公开（公告）号： | CN105489248B | 公开（公告）日： | 2019-01-22 |
| 发明（设计）人： | 张弓 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | G11C29/56 | 分类号： | G11C29/56 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 测量 sram 阵列 电容 测试 电路 方法 | ||
1.一种用于测量SRAM阵列电容的测试电路，其特征在于，所述测试电路包括：
待测SRAM阵列、用于与所述待测SRAM阵列进行比较的比较SRAM阵列、与所述待测SRAM阵列相对应的第一PMOS管和第一NMOS管、以及与所述比较SRAM阵列相对应的第二PMOS管和第二NMOS管，其中，
所述第一PMOS管的漏极连接第一电源，所述第二PMOS管的漏极连接第二电源；
所述第一NMOS管的源极连接第三电源，所述第二NMOS管的源极连接所述第三电源；
所述第一PMOS管的栅极和所述第二PMOS管的栅极相连接，所述第一NMOS管的栅极和所述第二NMOS管的栅极相连接；
所述待测SRAM阵列的第一端口连接所述第一PMOS管的源极和所述第一NMOS管的漏极，所述待测SRAM阵列的第二端口连接所述第三电源；
所述比较SRAM阵列的第一端口连接所述第二PMOS管的源极和所述第二NMOS管的漏极，所述比较SRAM阵列的第二端口连接所述第三电源。
2.如权利要求1所述的测试电路，其特征在于，所述测试电路包括多个所述比较SRAM阵列以及与多个所述比较SRAM阵列相对应的多个所述第二PMOS管和多个所述第二NMOS管，其中每个所述比较SRAM阵列均对应于一个所述第二PMOS管和一个所述第二NMOS管。
3.如权利要求1或2所述的测试电路，其特征在于，所述待测SRAM阵列和所述比较SRAM阵列的区别在于存储容量不同。
4.如权利要求3所述的测试电路，其特征在于，所述待测SRAM阵列和所述比较SRAM阵列包含的存储单元的个数不同。
5.如权利要求1所述的测试电路，其特征在于，所述待测SRAM阵列和所述比较SRAM阵列的区别在于是否包含存储单元。
6.如权利要求5所述的测试电路，其特征在于，所述待测SRAM阵列包含存储单元，所述比较SRAM阵列不包含存储单元。
7.如权利要求1所述的测试电路，其特征在于，所述待测SRAM阵列和所述比较SRAM阵列的区别在于所包含的工序阶段不同。
8.如权利要求7所述的测试电路，其特征在于，所述待测SRAM阵列包含前段工序，所述比较SRAM阵列不包含前段工序。
9.如权利要求1所述的测试电路，其特征在于，所述第一电源和所述第二电源相同，均为Vdd。
10.如权利要求1所述的测试电路，其特征在于，所述第三电源为Vss。
11.一种使用如权利要求1所述的测试电路测量SRAM阵列电容的方法，其特征在于，当所述测试电路工作时，
在所述第一PMOS管、所述第一NMOS管、所述第二PMOS管以及所述第二NMOS管上加脉冲，以使其导通或关闭；
测量通过所述第一PMOS管的漏极的第一电流和通过所述第二PMOS管的漏极的第二电流；以及
基于所述第一电流和所述第二电流、所述脉冲的频率以及使所述测试电路工作的所述第一电源和所述第二电源的电压计算所述待测SRAM阵列的电容。
12.如权利要求11所述的方法，其特征在于，在所述第一NMOS管和所述第二NMOS管上所加的脉冲的宽度小于在所述第一PMOS管和所述第二PMOS管上所加的脉冲的宽度。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410537903.3/1.html，转载请声明来源钻瓜专利网。
