[发明专利]一种调节高压器件电性的多晶硅刻蚀方法

说明书

技术领域

本发明涉及半导体制造领域，且特别涉及一种通过抗反射层刻蚀工艺调节高压器件电性的多晶硅刻蚀方法。

背景技术

自从1965年摩尔定律(Moore’s Law)发表以来，集成电路中被集成的晶体管数目以每18个月翻一番的速度稳定增长。目前金属氧化物半导体场效应晶体管(简称MOSFET，Metal-Oxide-Semiconductor Field Effect Transistor)栅极的最小线宽已经达到22纳米。另一方面，越来越多的应用需要半导体器件或电路具有功率处理的能力，由于主流的半导体集成电路无法满足此类应用，另一类器件即功率器件应运而生。功率器件的进一步发展，除了进一步提高性能参数指标(击穿电压、开关速度、导通电阻等)外，另一个重要趋势是向集成化发展。

时至今日，同一芯片中往往既牵涉到功率的处理，也牵涉到高压信号的处理，所谓的高压集成电路和功率集成电路已经没有明显的界限，在产业界往往统称为高压集成电路。由于功率器件和高压器件的物理结构相同，仅仅是电学要求不同，目前也有把功率器件和高压器件统称为高压器件的趋势。

随着高压集成电路的发展，高压器件有着越来越广泛的应用。与传统MOS器件相比，高电压带来的热载流子注入效应更加显著，是影响器件可靠性的重要原因，其中衬底电流是而表征器件热载流子效应最简单最直接的参数。

高压器件通过调整离子注入剂量对高压栅极进行电性调整的方式进行改善，高压器件和传统的低功耗器件相比，高压栅极的线宽比低压栅极线宽大，可达十倍以上，掺杂的离子剂量也有区别，轻掺杂漏离子注入的能量较大，而传统的通过改变离子注入条件来调整电性的手法存在如下缺点：1.由于离子注入没有在线监测手段，使得调整的结果不能直接得到反应；2.通过离子注入调节电性的结果需要在终端进行晶元接受测试(WAT)时才能得到体现，如果没有达到预期的目的，会影响到生产线上大量产品的电性表现。

发明内容

本发明提出一种调节高压器件电性的多晶硅刻蚀方法，采用抗反射层从而直接调整高压栅极的线宽，达到不需要调节离子注入剂量的目的。

为了达到上述目的，本发明提出一种调节高压器件电性的多晶硅刻蚀方法，包括：

在多晶硅栅极刻蚀前测量光刻胶的宽度；

计算得出刻蚀后的多晶硅栅极线宽；

计算得出刻蚀后抗反射层损耗的线宽；

根据抗反射层刻蚀速率，实时修正硅片的刻蚀工艺时间。

进一步的，所述刻蚀后抗反射层损耗的线宽通过测量得到的光刻胶宽度减去刻蚀后的多晶硅栅极线宽后得出。

进一步的，所述刻蚀后的多晶硅栅极线宽根据高压栅极线宽和电性参数的理论关系计算得出。

进一步的，所述光刻胶的宽度采用光学线宽测量仪进行测量。

进一步的，所述修正硅片的刻蚀工艺时间采用制程控制系统进行设置。

进一步的，所述多晶硅刻蚀方法还包括：测量前批刻蚀后的多晶硅栅极线宽，根据测量值实时修正当前批次硅片的刻蚀工艺时间。

进一步的，所述刻蚀后的多晶硅栅极线宽采用光学线宽测量仪进行测量。

本发明提出一种通过抗反射层刻蚀工艺调节高压器件电性的多晶硅刻蚀方法，利用电性与线宽存在一定的理论关系，使高压栅极的电性转化为可量测的栅极线宽，主机台通过调整抗反射层刻蚀工艺时间来调整高压器件的线宽，从而达到在不改变离子注入剂量的前提下调节栅极电性的目的。

本发明提出利用线宽测量仪，在多晶硅栅极刻蚀前，通过对多晶硅栅极线宽的测量，并运用先进制程控制系统，针对不同多晶硅栅极线宽的硅片，分别使用不同抗反射层工艺参数，时时反馈，给予调节多晶硅栅极刻蚀线宽的方法。

附图说明

图1所示为本发明较佳实施例的调节高压器件电性的多晶硅刻蚀方法流程图。

图2A和图2B所示为调节刻蚀工艺时间前后硅片结构形貌变化的示意图。

具体实施方式

以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。