[发明专利]改善FLASH可靠性的方法

说明书

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种改善FLASH可靠性的方法。

背景技术

如图1所示，为FLASH存储器的阵列结构示意图；FLASH存储器为由存储单元排列形成的矩阵结构，每一存储单元包括一SONOS单体1和一选择晶体管2，对于所述FLASH存储器的一个所述存储单元有：该存储单元的所述选择晶体管2的栅极接地第一字线WL，所述SONOS单体1的栅极接第二字线WLS，所述选择晶体管2的源极接源线SL，所述SONOS单体1的源极接所述选择晶体管2的漏极，所述SONOS单体1的漏极接位线BL；另外，所述SONOS单体1和所述选择晶体管2的衬底电极VBPW连接在一起。

所述存储单元排列成所述FLASH存储器的方式为：所述存储单元按行列方式对齐排列，同一行上的各所述存储单元的所述选择晶体管2的栅极都连接到同一根所述第一字线WL、同一行上的各所述存储单元的所述SONOS单体1的栅极都连接到同一根所述第二字线WLS，同一列上的各所述存储单元的所述选择晶体管2的源极都连接到同一根所述源线SL，同一列上的各所述存储单元的所述SONOS单体1的漏极都连接到同一根所述位线BL。虚线框101a、101b、101c和101d分别代表四个所述存储单元，其中所述存储单元101a和101b同列，所述存储单元101a和101c同行，所述存储单元101a和101d行和列都不相同。

表一

表一中所示为现有技术中编程时各电极所加电压的表格，如对存储单元101a进行0编程时，存储单元WL所接电压为VNEG，VNEG为一负高压，该VNEG使所述选择晶体管2断开；WLS所接电压为VPOS，VPOS为一正高压；BL所接电压为Vbl；Vbl为一小于VPOS的正电压，在0编程时BL接Vbl，1编程时BL接VNEG，0编程时利用所述SONOS单体1的栅漏之间的VPOS和Vbl形成的较大电压差实现将漏极电子注入到栅极中实现0编程；而1编程时利用所述SONOS单体1的栅漏之间的VPOS和VNEG形成的较大电压差实现将漏极电子注入到栅极中实现1编程，1编程时栅漏电压大于0编程时的栅漏电压，使得1编程时能注入更多的电子到所述SONOS单体1的用于存储电荷的ONO层中，这样使得1编程和0编程的阈值电压区分开来，实现0和1的区分。

存储单元101b的BL电压和101a的相同为Vbl，存储单元101b的WLS电压为VNEG；可知出存储单元101b的WLS和BL之间的电压差为VNEG-Vbl，Vbl为一正电压而VNEG为负高压，两种的电压差较大会对存储单元101b的SONOS单体1产生擦除效果，这会降低FLASH的可靠性，其重要性能指标耐久性(endurance)下降。

在FLASH存储器中，每次编程都是对同一行都进行编程，故存储单元101c的WLS电压和101a的相同都为VPOS，存储单元101c也会被编程，当BL接Vbl时进行0编程、为VNEG时进行1编程。同理，如果存储单元101c进行0编程，存储单元101d和存储单元101b一样也会产生一擦除效果。如果存储单元101c进行1编程，则存储单元101d的栅漏电压都为VNEG，不存在擦除效果。

发明内容

本发明要解决的技术问题是提供一种改善FLASH可靠性的方法，其能提高FLASH的可靠性和耐久性。

为解决上述技术问题，本发明的改善FLASH可靠性的方法的FLASH存储器为由存储单元排列形成的矩阵结构，每一存储单元包括一SONOS单体和一选择晶体管，对于所述FLASH存储器的一个所述存储单元有：该存储单元的所述选择晶体管的栅极接地第一字线，所述SONOS单体的栅极接第二字线，所述选择晶体管的源极接源线，所述SONOS单体的源极接所述选择晶体管的漏极，所述SONOS单体的漏极接位线。

所述存储单元排列成所述FLASH存储器的方式为：所述存储单元按行列方式对齐排列，同一行上的各所述存储单元的所述选择晶体管的栅极都连接到同一根所述第一字线、同一行上的各所述存储单元的所述SONOS单体的栅极都连接到同一根所述第二字线，同一列上的各所述存储单元的所述选择晶体管的源极都连接到同一根所述源线，同一列上的各所述存储单元的所述SONOS单体的漏极都连接到同一根所述位线。