[发明专利]改善FLASH可靠性的方法

权利要求书

1.一种改善FLASH可靠性的方法，其特征在于：

FLASH存储器为由存储单元排列形成的矩阵结构，每一存储单元包括一SONOS单体和一选择晶体管，对于所述FLASH存储器的一个所述存储单元有：该存储单元的所述选择晶体管的栅极接第一字线，所述SONOS单体的栅极接第二字线，所述选择晶体管的源极接源线，所述SONOS单体的源极接所述选择晶体管的漏极，所述SONOS单体的漏极接位线；

所述存储单元排列成所述FLASH存储器的方式为：所述存储单元按行列方式对齐排列，同一行上的各所述存储单元的所述选择晶体管的栅极都连接到同一根所述第一字线、同一行上的各所述存储单元的所述SONOS单体的栅极都连接到同一根所述第二字线，同一列上的各所述存储单元的所述选择晶体管的源极都连接到同一根所述源线，同一列上的各所述存储单元的所述SONOS单体的漏极都连接到同一根所述位线；

对所述FLASH存储器的一个所述存储单元的SONOS单体进行0编程操作时，令0编程所对应的所述存储单元为第一存储单元，和所述第一存储单元处于同一列的所述存储单元为第二存储单元，和所述第一存储单元处于同一行的所述存储单元为第三存储单元，和所述第一存储单元的行和列都不同的所述存储单元为第四存储单元；

所述第一存储单元进行0编程操作时：

所述第一存储单元的第二字线端接第一正电压，所述位线端接第二正电压，所述第二正电压小于所述第一正电压，所述第一存储单元的第二字线和所述位线的第一电压差为所述第一正电压和所述第二正电压的差值，利用所述第一电压差实现对所述第一存储单元的SONOS单体的0编程；

所述第三存储单元也同时进行编程，所述第三存储单元和所述第一存储单元所接第二字线相同且都为第一正电压，当所述第三存储单元进行0编程时，所述第三存储单元的位线端接第二正电压；当所述第三存储单元进行1编程时，所述第三存储单元的位线端接第一负电压，利用所述第一正电压和所述第一负电压的差实现对所述第一存储单元的SONOS单体的1编程；

所述第二存储单元和所述第一存储单元所接位线相同且都为第二正电压，所述第二存储单元的第二字线端接第二负电压，所述第二负电压的绝对值小于所述第一负电压的绝对值，所述第二正电压和所述第二负电压的差值为第二电压差，利用增加所述第二负电压的值降低所述第二电压差，并降低所述第二电压差对所述第二存储单元的所述SONOS单体的擦除影响，提高所述第二存储单元的所述SONOS单体的可靠性；

所述第四存储单元和所述第二存储单元所接第二字线相同且都为第二负电压，所述第四存储单元和所述第三存储单元所接位线相同。

2.如权利要求1所述的改善FLASH可靠性的方法，其特征在于：所述第二负电压比所述第一负电压相差一个NMOS晶体管的阈值电压。

3.如权利要求1或2所述的改善FLASH可靠性的方法，其特征在于：各所述存储单元的第二字线的电压由电平转换电路提供，所述电平转换电路的一个输出端输出所述第一正电压，所述电平转换电路的另一个输出端连接NMOS管的漏极和栅极，所述NMOS管的源极输出所述第一负电压，所述NMOS管的漏极输出所述第二负电压，所述第二负电压比所述第一负电压相差一个所述NMOS晶体管的阈值电压；所述电平转换电路的输入端接解码信号并通过所述解码信号选择所述第一正电压、所述第一负电压和所述第二负电压的输出。

4.如权利要求1所述的改善FLASH可靠性的方法，其特征在于：所述第一存储单元进行0编程操作时：所述第一存储单元的第一字线端接第一负电压，所述源线浮置。