[发明专利]一种用于并发访问的数据存储器仲裁电路及仲裁方法

权利要求书

1.一种用于并发访问的数据存储器仲裁电路，其特征在于：包括：

—外设DMA通道一级仲裁模块，用于连接外设通道请求接口，以固定优先级仲裁策略将请求同一存储器BLOCK的通道按从高优先级到低优先级排列，对于每个存储器BLOCK均存在相类似的逻辑，外设DMA通道一级仲裁模块初步预测出每个DMA通道的仲裁结果和每个存储器BLOCK的占用状态；

—访存通道一级仲裁模块，用于连接本地访存通道和核间访存通道，访存通道一次存储器请求可以请求多个存储器BLOCK，为保证执行行操作的一致性，要求一次请求中的多个存储器BLOCK同时获得仲裁权，两组访存通道按多核操作系统要求，以固定优先级仲裁策略进行仲裁判决；

—外设DMA通道与访存通道的二级仲裁模块，用于连接外设DMA通道一级仲裁模块和访存通道一级仲裁模块，将两个一级仲裁模块输出的仲裁结果结合原子操作指令保护模块输出的保护位标志联合判定，以访存优先级大于外设DMA通道为仲裁策略，重新判定外设DMA通道的仲裁结果和存储器BLOCK占用状态，生成多路通道的暂停和握手信号；

—原子操作指令保护模块，为每个存储器BLOCK设置原子操作保护标志位，当访存通道请求为原子操作指令时，相应存储器BLOCK保护标志位有效，此时,如果外设DMA通道有相同BLOCK请求，则判定其二级仲裁结果为失败。

2.如权利要求1所述的一种用于并发访问的数据存储器仲裁电路，其特征在于：上述用于并发访问的数据存储器仲裁电路的仲裁方法如下所述：

步骤一：判断外设DMA通道M是否存在对存储器BLOCK N的读写请求，并且通道M是否处于所有外设DMA通道中最高优先级，如果是，则转步骤二，如果否，则转步骤三；

步骤二：判断访存通道是否存在对存储器BLOCK N的读写请求，如果是，则转步骤三，如果否，则转步骤四；

步骤三：外设DMA通道M没有获得相应的仲裁权，如果通道M存在有效的存储器读写操作，则下一时钟周期前端输入寄存器需要保持上一周期的值；访存通道若存在相应存储器读写请求则获得对应的读写仲裁权；

步骤四：检测存储器BLOCK P的原子操作指令保护标志，如果有效，则转步骤三，如果无效，则转步骤五；

步骤五：外设DMA通道M获得存储器BLOCK P的访问仲裁权，其读写信号会被选择到相应的存储器输入端口，对于读操作，还需要将仲裁结果随流水线更新至后两级，以生成读出数据有效标志。

3.一种用于并发访问的数据存储器仲裁的仲裁方法，其特征在于：具体包括下述步骤：

步骤一：判断外设DMA通道M是否存在对存储器BLOCK N的读写请求，并且通道M是否处于所有外设DMA通道中最高优先级，如果是，则转步骤二，如果否，则转步骤三；

步骤二：判断访存通道是否存在对存储器BLOCK N的读写请求，如果是，则转步骤三，如果否，则转步骤四；

步骤三：外设DMA通道M没有获得相应的仲裁权，如果通道M存在有效的存储器读写操作，则下一时钟周期前端输入寄存器需要保持上一周期的值；访存通道若存在相应存储器读写请求则获得对应的读写仲裁权；

步骤四：检测存储器BLOCK P的原子操作指令保护标志，如果有效，则转步骤三，如果无效，则转步骤五；

步骤五：外设DMA通道M获得存储器BLOCK P的访问仲裁权，其读写信号会被选择到相应的存储器输入端口，对于读操作，还需要将仲裁结果随流水线更新至后两级，以生成读出数据有效标志。