[发明专利]在沟槽式功率器件中改善终端区低击穿电压的方法有效
申请号: | 201410478892.6 | 申请日: | 2014-09-18 |
公开(公告)号: | CN105489649B | 公开(公告)日: | 2018-06-15 |
发明(设计)人: | 丁永平;李亦衡;王晓彬;马督儿·博德 | 申请(专利权)人: | 万国半导体股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 吴俊 |
地址: | 美国加利福尼亚州94*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽式功率半导体器件 终端区 刻蚀 制备 半导体器件 功率器件 功率转换 击穿电压 开关切换 雪崩击穿 沟槽式 预期的 屏蔽 钳位 感性 加深 | ||
本发明涉及一种用于功率转换的MOSFET半导体器件,旨在提供具有较好非钳位感性开关切换能力的沟槽式功率半导体器件,改善沟槽式功率半导体器件在终端区的低雪崩击穿能力并提供制备该器件的方法。分步刻蚀端接沟槽和有源沟槽,制备具有预期深度值的端接沟槽后屏蔽端接沟槽,再次实施刻蚀的步骤直至加深有源沟槽到预期的深度。
技术领域
本发明涉及一种用于功率转换的MOSFET半导体器件,更确切的说,本发明旨在提供具有较好非钳位感性开关切换能力的沟槽式功率半导体器件,改善沟槽式功率半导体器件在终端区的低雪崩击穿能力并提供制备该器件的方法。
背景技术
在功率转换器件中,基于晶体管单元密度和其他各种优势的考虑,栅极可以形成在自半导体硅衬底的表面向下延伸的沟槽之中,典型的例子就是沟槽式MOSFET,其他的例如还包括沟槽式的绝缘栅极双极晶体管等,它们有一个公共的特征,就是都包括各类具有各种功能的沟槽,但出于器件自身结构的特性,某些时候,终端区的沟槽底部处的电场强度显示出为器件的最大电场密度,在电压升高到器件进入雪崩的点上,在沟槽的角部发生雪崩击穿而出现碰撞电离,会发生击穿产生雪崩电流。雪崩击穿一般容易导致热载流子效应,当接近栅极氧化层处发生击穿时,一个不良后果是热载流子可以被捕获注入至栅极氧化层,这可以损伤或断裂栅极氧化层,诱发功率器件长期的可靠性问题。此外,这样的沟槽常常成为器件达到高击穿电压的限制因素。
一般而言,如果在低电流水平雪崩击穿期间,终端区发生击穿不会过大的妨碍器件的性能,此时器件无需担忧安全工作问题。但是一旦在一些特殊的工作期间,例如非钳位感性开关切换期间,由于电路系统中电感的电流不会突变,导致器件往往要承受一些比较大的电压强度,相当于器件处于高电流水平雪崩击穿事件期间,面积有限的终端区很可能将无法安全有效地处理功率损耗,因为一个功率器件不可能消减器件有效晶体管单元的面积而无限地给终端区分配过大的面积,而后果就是,终端区的击穿会作为一个负面效应来影响了器件的安全工作区域(SOA),这都是我们所不期望发生的。尤其是有源区的栅极沟槽和终端区的端接沟槽深度不一致时,终端区将击穿电压钳制的一个很低的水平。
正是鉴于现有技术所面临的该等各种棘手难题,本发明认为很有必要将器件限定在安全工作区域SOA和设定在最优的非钳位感性开关UIS条件下,重新调整分布于器件的电场强度,使功率转换器件具备较佳的SOA和良好的UIS能力,所以本发明就是在这一前提下提出了后续内容中的各项实施方案。
发明内容
在一个实施例中,本发明揭示了一种沟槽式功率半导体器件的制备方法,包括以下步骤:提供一个半导体衬底,包含底部衬底及位于底部衬底上方的外延层;刻蚀外延层,为第一次刻蚀步骤,形成有源区的具第一深度的有源沟槽,和同步形成终端区的具预期深度的端接沟槽,此时第一深度值比该端接沟槽的预期深度值小;然后再利用一个掩膜覆盖在端接沟槽上但暴露出有源沟槽;并继续实施刻蚀的步骤以增加有源沟槽的深度,为第二次刻蚀步骤,获得预期的具第二深度的有源沟槽;其中第二深度与端接沟槽的预期深度之间的差值,比第一深度与端接沟槽的预期深度之间的差值要小。
上述方法,刻蚀外延层的步骤中,先设置一个硬质掩膜层覆盖在半导体衬底之上并形成其中的开口;用于刻蚀制备有源沟槽的开口的尺寸,比用于刻蚀制备端接沟槽的开口的尺寸要小,使端接沟槽比有源沟槽要宽,并籍由形成端接沟槽的刻蚀速率比形成有源沟槽的刻蚀速率快,使端接沟槽的预期深度比第一深度更深。
上述方法,还包括:在有源沟槽、端接沟槽各自的底部及侧壁内衬绝缘层,并填充导电材料至有源沟槽、端接沟槽内;回刻导电材料,仅保留有源沟槽、端接沟槽各自下部的导电材料;填充绝缘材料至有源沟槽、端接沟槽各自的上部;回刻有源沟槽内的绝缘材料,和回刻终端区的一个端接沟槽内靠近有源区一侧的一部分绝缘材料,同时保留有源沟槽、端接沟槽各自下部的导电材料之上的一个绝缘隔离层;在有源沟槽、端接沟槽各自上部裸露的侧壁上覆盖另一个绝缘层,并再次填充导电材料至有源沟槽、端接沟槽各自的上部。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于万国半导体股份有限公司,未经万国半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410478892.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:底层海水流速的沉底式测定器
- 下一篇:无源不平衡治理模块结构
- 同类专利
- 专利分类