[发明专利]半导体器件

说明书

本发明涉及一种半导体器件。半导体器件包括位线、与位线交叉的字线、多个第一接触图案和多个第二接触图案。字线延伸以在平面图中与位线交叉。在平面图中，第一接触图案中的每一个在位线延伸的方向上伸长。在平面图中，第二接触图案中的每一个在相对于位线和字线的各自延伸的方向倾斜的方向上伸长。第一接触图案和第二接触图案形成在半导体衬底的主表面上的相同的层中。

相关申请的交叉引用

包括说明书、附图和摘要的、2013年9月17日提交的日本专利申请No.2013-191923的公开的全部内容以引用方式并入本文。

技术领域

本发明涉及半导体器件。

背景技术

随着半导体器件的高度集成和小型化，形成半导体器件的多个精细元件被多层化以在平面图中彼此重叠有上升趋势。当半导体器件被多层化时，经常使用的是技术是：通过被称为接触插塞的导电层将形成在半导体衬底表面上的晶体管的有源区和栅电极和晶体管上方的层电耦合在一起。

具有这种接触插塞的半导体器件的示例包括例如SRAM(静态随机存取存储器)。例如，在日本未经审查的专利公开No.2004-79696(专利文献1)中公开了为了进一步集成SRAM而共同具有SRAM和DRAM(动态随机存取存储器)的构造和功能的所谓高级SRAM。

相关领域文献

专利文献

[专利文献1]日本未经审查的专利公开No.2004-79696

发明内容

高级SRAM包括：经由插塞耦合到驱动晶体管的栅电极的接触图案；经由插塞耦合到存取晶体管的源极/漏极区的接触图案；等。

当因半导体器件的高集成度使形成半导体器件的精细元件的尺寸和各个图案之间的余量减小时，有可能上述接触图案之间的余量会减小，因此会由彼此接触的这些接触图案造成短路。如果在这些接触图案之间造成短路，则作为半导体器件的功能会被削弱。

通过本说明书的描述和附图，其它问题和新特征将变得清楚。

根据一个实施例，半导体器件包括半导体衬底、位线、字线、多个第一接触图案和多个第二接触图案。半导体衬底具有主表面，位线在主表面上延伸。字线在主表面上延伸，以便在平面图中与位线交叉。第一接触图案中的每一个包括在平面图中在位线延伸的方向上伸长的接触图案和在字线延伸的方向上伸长的接触图案中的至少一个。在平面图中，第二接触图案中的每一个在相对于位线和字线的各自延伸的方向倾斜的方向上伸长。第一接触图案和第二接触图案形成在主表面上的相同的层中。

在一个实施例中，第二接触图案中的每一个在相对于位线和字线的各自延伸的方向倾斜的方向上伸长。因此，可以使第二接触图案中的每一个和与之相邻的第一接触图案之间的距离比第二接触图案中的每一个在位线或字线延伸的方向上伸长的情况大。因此，可以抑制第二接触图案中的每一个和与之相邻的第一接触图案之间出现短路，可以抑制半导体器件的功能劣化。

附图说明

图1是根据一个实施例的半导体器件的示意性平面图；

图2是根据一个实施例的形成半导体器件的存储器单元的等效电路图；

图3是用于具体说明图2中的等效电路的示意性截面图；

图4是示出根据一个实施例的图3中的存储器单元区的部分区域中的有源区、插塞层、栅极接触和栅电极的布置的示意性平面图；

图5是根据一个实施例的其中图4中示出的各个组件和位于各个组件上方的层中的位线、字线和接触在与图4中相同的区域中彼此重叠的示意性平面图；