[发明专利]一种镍钯合金镀层线路板和生产方法在审
| 申请号: | 201410470709.8 | 申请日: | 2014-09-16 |
| 公开(公告)号: | CN104244566A | 公开(公告)日: | 2014-12-24 |
| 发明(设计)人: | 陈然 | 申请(专利权)人: | 深圳市布局电路有限公司 |
| 主分类号: | H05K1/00 | 分类号: | H05K1/00;C25D5/12 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 518000 广东省深圳市*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 合金 镀层 线路板 生产 方法 | ||
技术领域
本发明属于点阵、COB线路板金属镀层技术领域,尤其是涉及一种金线、合金线及铝线均能键合的点阵、COB线路板合金镀层。
背景技术
目前LED行业(包括所有PCB制造行业),点阵、COB线路板的表面处理均为电镀纯金或纯银,镀金或镀银层厚度依据三种不同的金属键合线(即金线、合金线及铝线)厚度为0.035-0.5微米不等,传统的PCB制造行业采用的廉价喷锡表面处理方式(成本为:30元/平方米)无法进行键合焊接,导致点阵、COB线路板纯金或纯银的表面处理方式成本居高不下(成本为:200-500元/平方米)。同时,含氰电镀的方式已被国家环保部列为严格管控的电镀方式,在不久的将来彻底禁止使用。
发明内容
本发明所要解决的技术问题是提供一种镍钯合金镀层线路板及线路板的镍钯合金镀层生产方法。
本发明解决上述技术问题所采取的技术方案如下:
一种镍钯合金镀层线路板,包括第一层、第二层和第三层,其中,第一层为铜层,第二层为镍层,第三层为镍钯合金层。
进一步地,优选的是,第一层的厚度为10微米,第二层的厚度为4微米,第三层的厚度为0.035-0.07微米。
进一步地,优选的是,所述镍钯合金镀层的组分为镍和钯,且所述组份钯及镍的重量份百分配比为:钯75~80%,镍20~25%。
一种线路板的镍钯合金镀层生产方法,包括:将固体二氯二氨钯用氨水溶解为液态;
依据镍、钯金属重量含量比率与液态氨基磺酸镍混合制成电镀液,然后在线路板的表层采用常规的电镀工艺,先电镀铜、后电镀镍的方式分次电镀处理,其中镀铜的厚度为5-15微米,镀镍的厚度为3-5微米;
在电镀镍完成后,将线路板进行酸洗置放于镍钯电镀槽液中进行增加电镀处理,最终在线路板的表层最终形成0.035-0.070微米的镍钯合金镀层。
进一步地,优选的是,所述线路板是点阵、COB线路板。
进一步地,优选的是,所述组份钯及镍的重量份百分配比为:钯75~80%,镍20~25%。
其中,本发明采取了上述方案以后,由于钯镍合金的成本低廉,与厚金镀层及厚银镀层比较,成本低至50%以上。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
下面结合附图对本发明进行详细的描述,以使得本发明的上述优点更加明确。其中,
图1是本发明一种布线电路线路板的金属镀层的示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
另外,在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行,并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
本发明主要是解决现有技术所存在的技术问题,提供一种适于三线键合的点阵COB线路板镍钯合金镀层。
本发明次要是解决现有工艺制程所存在的环保问题,满足环保要求进行无氰电镀。
本发明的上述技术问题主要是通过下述技术方案得以解决的:
一种镍钯合金镀层线路板,依次包括第一层1、第二层2和第三层3,其中,第一层为铜层,第二层为镍层,第三层为镍钯合金层。
进一步地,优选的是,第一层的厚度为10微米,第二层的厚度为4微米,第三层的厚度为0.035-0.07微米。
进一步地,优选的是,所述镍钯合金镀层的组分为镍和钯,且所述组份钯及镍的重量份百分配比为:钯75~80%,镍20~25%。
也就是说,在一个实施例中,一种适于三线键合的点阵COB线路板镍钯合金镀层,所述镀层的组份为镍和钯。
作为优先,所述组份钯及镍的重量份百分配比为:钯75~80%,镍20~25%。
作为优先,所述合金镀层的厚度为0.035-0.070微米。 如图1所示,第一层铜:10微米,第二层镍:4微米,表层镍钯合金层:0.035-0.07微米。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市布局电路有限公司,未经深圳市布局电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410470709.8/2.html,转载请声明来源钻瓜专利网。





