[发明专利]用于高速闪存存储器系统的位线调节器

说明书

技术领域

公开了一种用于在高速闪存存储器系统中使用的位线调节器。

背景技术

闪存存储器系统是众所周知的。闪存存储器系统通常包括一或多个闪存存储器单元的阵列。该单元被组织为在阵列内的行和列。每一个行被字线激活，且每一个列被位线激活。因此，对于读或写操作，通过断言特定的字线和特定的位线来访问特别的闪存存储器单元。

在一些现有技术的系统中，在读操作期间，位线将在非常短的周期中由位线调节器准确地预充电到偏置电压。这提高了系统的速度和准确性。

因为闪存存储器系统已经变得更快，所以现有技术的位线调节器在系统能够运行多快中已经变成了限制因素。例如，如果闪存存储器系统在100MHz或更快处操作，则位线调节器必须在1ns或更少中对位线进行预充电。现有技术的位线调节器不能在这种速度下操作。

现有技术的位线调节器的一些示例包括利用Vt箝位电路，运算放大器，或者NMOS跟随器的位线调节器。这些现有技术的系统不能在更高的速度下准确地操作。

需要的是改进的位线调节器设计，其能够在高速下操作。进一步需要的是能够在存储器系统的操作期间因为操作条件改变以及过程改变而进行自动微调的位线调节器。

发明内容

公开了一种用于在闪存存储器系统中使用的改进的位线调节器。位线调节器能够进行自动微调，使得位线偏置电压因为操作条件改变而进行调整。

附图说明

图1描绘了包括了位线调节器的闪存存储器系统的实施例。

图2描绘了位线调节器的实施例。

图3描绘了采样和保持电路以及比较器的实施例。

图4描绘了示出位线调节器的微调的示例性时序图。

具体实施方式

参考图1，描绘了闪存存储器系统100的实施例。如现有技术中已知的，闪存存储器系统100包括闪存存储器阵列180，列多路复用器170，以及读出放大器160a...160n(其中n是整数)。读出放大器160a...160n中的每一个读出放大器用来在读操作期间读取存储在存储器单元中的电压，该存储器单元在对应于位线的列中。

闪存存储器系统100还包括可微调的位线调节器系统110，其包括位线调节器120，采样和保持电路130，比较器140，以及判优器150。

位线调节器120接收参考电压VREF，并且输出预充电的位线195(标记为VBL)。用于VREF的示例性值是1.0伏特。将预充电的位线195提供给读出放大器160a...160n中的每一个读出放大器，并通过读出放大器对在读操作期间使用的位线进行预充电。

采样和保持电路130接收预充电的位线195以及控制信号/ATD。采样和保持电路130将在控制信号/ATD的边缘对预充电的位线195进行采样，并将结果输出到比较器140。

比较器140还接收参考电压VREF，并且输出指示VREF是大于还是小于接收自采样和保持电路130的信号的信号。

判优器150接收比较器140的输出。如果VREF大于采样和保持电路130的输出，则判优器将调整微调位190以使位线调节器增加预充电的位线195的电压。如果VREF等于或小于采样和保持电路130的输出，则判优器将调整微调位190以使位线调节器减小预充电的位线195的电压。

参考图2，描绘了关于位线调节器120的实施例的附加的细节。位线调节器120包括放大器201。放大器201在它的正输入端上接收VREF，并输出电压BIAS，其中，BIAS＝VREF+NMOS晶体管202的阈值电压。放大器201的负输入端是节点250，其将等于VREF。输出(VBL)将等于VREF-NMOS晶体管205的阈值电压，如果NMOS晶体管205和NMOS晶体管202非常好的匹配，则所述输出(VBL)将在VREF周围。控制信号ATD由反相器204接收来以产生/ATD。当ATD是高的时，/ATD将是低的，并且结果，PMOS晶体管208，221，231....241将被打开。当ATD是低的时，/ATD将是高的，并且结果，PMOS晶体管208，221，231....241将被关断。