[发明专利]基于UVM验证方法学的RFCTRL接口测试平台及测试方法

说明书

本发明公开了一种基于UVM验证方法学的RFCTRL接口测试平台，包括：一基于UVM验证方法学的测试程序模块，其包含用于测试射频数字接口的，符合ISO/IEC14443‑2/3协议要求的所有测试序列，以及模拟射频读卡器功能的UVM组件；一RFCTRL接口模块，其实现ISO/IEC14443‑2/3协议要求的所有功能；测试程序模块通过RFIF总线与RFCTRL接口模块相连接，实现测试程序模块对RFCTRL接口模块的驱动和采样；测试程序模块的测试代码和RFCTRL接口模块的设计代码在仿真时顺序执行。本发明还公开了一种基于UVM验证方法学的RFCTRL接口测试方法。本发明能避免仿真时发生时序竞争。

技术领域

本发明涉及一种基于UVM(Universal Verification Methodology Manual验证方法学)的RFCTRL(射频数字接口)接口测试平台。本发明还涉及一种基于UVM验证方法学的RFCTRL接口测试方法。

背景技术

以RFCTRL作为非接触芯片核心，RFCTRL模块的功能正确性和性能强弱是最需要去验证的。由于RF(射频)通信数据波形的多变性，以及RFCTRL配置的多样性和通信协议的复杂性，如果通过普通的基于Verilog HDL(硬件描述语言)语言编写的测试平台进行测试，将花费大量时间和人力投入，并随着测试例的增加变得越来越困难。

IEEE1800标准规定了代码执行顺序，Synopsys(新思科技)公司的VCS(VerilogCompile Simulator)仿真软件，将先仿真模块(module)中的设计代码，然后再执行测试程序(program)中的测试平台代码。模块中的设计代码采用Verilog HDL来编写，而测试程序中的测试代码采用基于System Verilog硬件验证语言编写。

如果测试平台代码和设计代码都放在模块中，使用同样的Verilog HDL代码编写风格，测试代码和设计代码之间的执行存在着竞争，RFCTRL接口上的信号在跳变沿可能会被错误采样，测试人员就不得不花大量的时间通过调整测试平台的延时时间来避免竞争。这样做大大增加了测试工作量，更重要的是会导致测试结果的可信度降低，因为无法保证人为增加的延时是否符合实际芯片的时序要求。

发明内容

本发明要解决的技术问题是提供一种基于UVM验证方法学的RFCTRL接口测试平台，能避免仿真时发生时序竞争；为此，本发明还要提供一种基于UVM验证方法学的RFCTRL接口测试方法。

为解决上述技术问题，本发明的基于UVM验证方法学的RFCTRL接口测试平台，包括：

一基于UVM验证方法学的测试程序模块，其包含用于测试射频数字接口的，符合ISO/IEC14443-2/3协议要求的所有测试序列，以及模拟射频读卡器功能的UVM组件；

一待测设计模块，即RFCTRL接口模块，其实现ISO/IEC14443-2/3协议要求的所有功能；

所述测试程序模块通过RFIF(射频接口总线)总线与所述RFCTRL接口模块相连接，实现测试程序模块对RFCTRL接口模块的驱动和采样；所述测试程序模块的测试代码和所述RFCTRL接口模块的设计代码在仿真时顺序执行。

本发明的基于UVM验证方法学的RFCTRL接口测试方法是采用如下技术方案实现的，基于UVM验证方法学的测试程序通过RFIF总线对RFCTRL接口模块进行驱动和采样；所述测试程序的测试代码和所述RFCTRL接口模块的设计代码在仿真时顺序执行；

所述测试程序包含用于测试射频数字接口的，符合ISO/IEC14443-2/3协议要求的所有测试序列，以及模拟射频读卡器功能的UVM组件；

所述射频数字接口模块，实现ISO/IEC14443-2/3协议要求的所有功能。