[发明专利]基于UVM验证方法学的RFCTRL接口测试平台及测试方法有效
| 申请号： | 201410354115.0 | 申请日： | 2014-07-24 |
| 公开（公告）号： | CN105279082B | 公开（公告）日： | 2018-06-22 |
| 发明（设计）人： | 茅乾博 | 申请（专利权）人： | 上海华虹集成电路有限责任公司 |
| 主分类号： | G06F11/36 | 分类号： | G06F11/36 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 测试程序模块 接口模块 方法学 接口测试 验证 协议要求 读卡器功能 测试代码 测试射频 测试序列 模拟射频 数字接口 顺序执行 时序 总线 采样 测试 驱动 | ||
1.一种基于UVM验证方法学的射频数字接口测试平台，其特征在于，包括：
一基于UVM验证方法学的测试程序模块，其包含用于测试射频数字接口的，符合ISO/IEC14443-2/3协议要求的所有测试序列，以及模拟射频读卡器功能的UVM组件；
一待测设计模块，即射频数字接口模块，其实现ISO/IEC14443-2/3协议要求的所有功能；
所述测试程序模块通过射频接口总线与所述射频数字接口模块相连接，实现测试程序模块对射频数字接口模块的驱动和采样；所述测试程序模块的测试代码和所述射频数字接口模块的设计代码在仿真时顺序执行。
2.如权利要求1所述的测试平台，其特征在于：所述测试程序模块通过程序开始和程序结束关键字进行封装，并根据UVM验证方法学架构在测试程序内部搭建验证组件；实现ISO/IEC14443-2/3协议要求的所有测试功能。
3.如权利要求2所述的测试平台，其特征在于：所述模拟射频读卡器功能的UVM组件和根据UVM验证方法学架构在程序开始内部搭建验证组件都通过UVM验证方法学架构封装在测试程序模块中。
4.如权利要求1所述的测试平台，其特征在于：所述射频数字接口模块通过模块开始和模块结束关键字进行封装。
5.如权利要求1所述的测试平台，其特征在于：所述测试序列将自动启动验证环境以及模拟射频读卡器功能的UVM组件，从而发起和响应支持ISO/IEC14443-2/3协议格式的通信。
6.如权利要求1所述的测试平台，其特征在于：所述射频数字接口模块采用VerilogHDL语言编写，所述测试程序模块采用SystemVerilog语言编写；整个测试平台的顶层采用Verilog HDL语言编写。
7.一种基于UVM验证方法学的射频数字接口测试方法，其特征在于：基于UVM验证方法学的测试程序通过射频接口总线RFIF对射频数字接口模块进行驱动和采样；所述测试程序的测试代码和所述射频数字接口模块的设计代码在仿真时顺序执行；
所述测试程序包含用于测试射频数字接口的，符合ISO/IEC14443-2/3协议要求的所有测试序列，以及模拟射频读卡器功能的UVM组件；
所述射频数字接口模块，实现ISO/IEC14443-2/3协议要求的所有功能。
8.如权利要求7所述的方法，其特征在于：所述测试程序通过程序开始和程序结束关键字进行封装，并根据UVM验证方法学架构在测试程序内部搭建验证组件；实现ISO/IEC14443-2/3协议要求的所有测试功能。
9.如权利要求7所述的方法，其特征在于：所述模拟射频读卡器功能的UVM组件和根据UVM验证方法学架构在程序开始内部搭建验证组件都通过UVM架构封装在测试程序模块中。
10.如权利要求7所述的方法，其特征在于：所述射频数字接口模块通过模块开始和模块结束关键字进行封装。
11.如权利要求7所述的方法，其特征在于：所述测试序列将自动启动验证环境以及模拟射频读卡器功能的UVM组件，从而发起和响应支持ISO/IEC14443-2/3协议格式的通信。
12.如权利要求7所述的方法，其特征在于：所述射频数字接口模块采用Verilog HDL语言编写，所述测试程序采用System Verilog语言编写；整个测试平台的顶层采用VerilogHDL语言编写。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹集成电路有限责任公司，未经上海华虹集成电路有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410354115.0/1.html，转载请声明来源钻瓜专利网。
