[发明专利]一种基于比特填充的LDPC编码方法

权利要求书

1.一种基于比特填充的LDPC编码方法，其特征在于包括下列步骤：

(1)对8192bit的AOS标准帧的数据，提取32bit同步头，并经过信息位整理和比特填充得到7168bit的信息位，具体实现方法如下：

(a)在8192bit的AOS标准帧中，分别提取32bit同步头和缩短码形式的7136bit信息位；

(b)在步骤(a)提取得到的7136bit信息位前填充18bit的数据0，将所述信息位整理为标准码形式的7154bit信息位；

(c)将步骤(b)得到的7154bit信息位分为14区段，每个所述区段内包含511bit数据，分别在所述14个区段内最后一bit数据后填充1bit的数据0，将所述7154bit信息位填充为7168bit信息位；

(2)扩展LDPC(8176,7154)码生成矩阵，即将7154*1022维矩阵P扩展为7168*1022维矩阵P′，具体实现方法如下：

CCSDS标准中的LDPC(8176,7154)码生成矩阵G＝[I P]，其中I为7154*7154维的单位矩阵，P为由28个循环矩阵组成的7154*1022维矩阵：

$P=\left[\begin{array}{cc}{B}_{1,1}& B_{2,1}\\ B_{2,1}& B_{2,2}\\ .& .\\ .& .\\ .& .\\ B_{14,1}& B_{14,2}\end{array}\right]$

其中，B_i,j为511*511维循环矩阵，即矩阵B_i,j的第二行到最后一行的数据，为其前一行数据向右循环1位得到：

i＝1～14为正整数，j＝1、2

将所述循环矩阵B_i,j的最后一行数据向右循环一位得到一行数据，将所述一行数据添加在矩阵B_i,j的最后一行后，形成512*511维扩展矩阵B′_i,j：

i＝1～14为正整数，j＝1、2

由所述扩展矩阵B′_i,j组成7168*1022维矩阵P′：

$P^{\′}=\left[\begin{array}{cc}{B}_{1,1}^{\′}& B_{2,1}^{\′}\\ B_{2,1}^{\′}& B_{2,2}^{\′}\\ .& .\\ .& .\\ .& .\\ B_{14,1}^{\′}& B_{14,1}^{\′}\end{array}\right];$

(3)进行LDPC并行编码，即将步骤(1)经整理和填充得到的7168bit信息位采用n位并行方式输入，与所述矩阵P′相乘，生成1022bit的校验位，并将生成的1022bit校验位后面填充2bit数据0，得到1024bit校验位，n为编码器位宽且n＝2^k，k为1～9的自然数；

(4)利用步骤(1)得到的7168bit信息位和步骤(3)得到的1024bit校验位，以及步骤(1)中直接从AOS标准帧中提取的32bit同步头，得到8192bit的AOS标准帧格式的LDPC编码器输出帧，具体实现方法如下：

(a)将步骤(1)得到的7168bit信息位平均划分为14个区段，每个区段内包含512bit数据，分别将所述14个区段内最后一bit数据0删除，将所述7168bit信息位还原为7154bit信息位；

(b)将步骤(a)还原得到的7154bit信息位最前面18bit的数据0删除，将所述信息位还原为缩短码形式的7136bit信息位；

(c)将步骤(1)中直接从AOS标准帧提取的32bit同步头填充在所述7136bit信息位之前，并将步骤(3)得到的1024bit校验位填充在所述7136bit信息位之后，得到8192bit的AOS标准帧，并将所述标准帧采用nbit并行方式输出。

2.根据权利要求1所述的一种基于比特填充的LDPC编码方法，其特征在于：步骤(3)进行LDPC并行编码，即将步骤(1)经整理和填充得到的7168bit信息位＝[c₁、c₂、c₃、…、c₇₁₆₈]采用n位并行输入方式输入，与所述矩阵P′相乘，生成1022bit的校验位，计算过程中采用两个循环移位寄存器组B1、B2和两个寄存器a1、a2存放数据：

其中，两个循环移位寄存器组B1、B2，每个循环移位寄存器组包括n个循环移位寄存器，所述循环移位寄存器的长度为511bit，循环移位寄存器组B1中的n个循环移位寄存器保存的数据分别标示为：[η_1，1、η_1，2、…、η_1，511]、[η_2，1、η_2，2、…、η_2，511]、…、[η_n，1、η_n，2、…、η_n，511]；循环移位寄存器组B2中的n个循环移位寄存器保存的数据分别标示为：[γ_1，1、γ_1，2、…、γ_1，511]、[γ_2，1、γ_2，2、…、γ_2，511]、…、[γ_n，1、γ_n，2、…、γ_n，511]；

两个寄存器a1和a2，其中每个所述移位寄存器的长度为511bit；寄存器a1中保存的数据标示为：[α₁、α₂、…、α₅₁₁]；寄存器a2中保存的数据标示为：[β₁、β₂、…、β₅₁₁]；

所述计算过程的具体实现方法如下：

(1)第一个时钟周期时，并行输入nbit信息位：[c₁、c₂、…、c_n]；

用所述循环移位寄存器组B1中的n个循环移位寄存器分别存储扩展矩阵B′_1,1的第1行～第n行，所述循环移位寄存器组B2中的n个循环移位寄存器分别存储扩展矩阵B′_1,2的第1行～第n行，并将所述寄存器a1和a2中的保存数据初始化为零，即α_l＝0，β_l＝0，其中l＝1～511为正整数；

(2)将步骤(1)并行输入的nbit信息位分别与循环移位寄存器组B1的存储数据相乘并累加存入寄存器a1：其中寄存器a1的第l位保存数据为l＝1,2,…,511为正整数；

将所述并行输入的nbit信息位分别与循环移位寄存器组B2中存储的数据相乘并累加存入寄存器a2：其中寄存器a2的第l位保存数据为l＝1,2,…,511为正整数；

(3)第二个时钟周期时，并行输入nbit信息位：[c_n+1、c_n+2、…、c_2n]；

并将循环移位寄存器组B1中的n个循环移位寄存器分别向右循环移位n位，即B1中的n个循环移位寄存器分别存储扩展矩阵B′_1,1的第n+1行～第2n行，更新η_i，j(i＝1～n，j＝1～511)的取值；

并将循环移位寄存器组B2中的n个循环移位寄存器分别向右循环移位n位，循环移位寄存器组B2中的n个循环移位寄存器分别存储扩展矩阵B′_1,2的第n+1行～第2n行，更新γ_i，j(i＝1～n，j＝1～511)的取值；

(4)将步骤(3)并行输入的nbit信息位分别与循环移位寄存器组B1的存储数据相乘并累加，所述累加结果与寄存器a1中存储数据相加后更新寄存器a1中的保存数据：其中寄存器a1的第l位保存数据为(l＝1,2,…,511为正整数)；

将步骤(3)并行输入的nbit信息位分别与循环移位寄存器组B2的存储数据相乘并累加，所述累加结果与寄存器a2中存储数据相加后更新寄存器a2中的保存数据：其中寄存器a2的第l位保存数据为(l＝1,2,…,511为正整数)；

(5)依次类推，第512/n个时钟周期后，寄存器a1中保存的数据矢量为[c₁、c₂、c₃、…、c₅₁₂]B′_1,1，寄存器a2中保存的数据矢量为[c₁、c₂、c₃、…、c₅₁₂]B′_1,2；

(6)第512/n+1个时钟周期时，并行输入nbit信息位：[c₅₁₂₊₁、c₅₁₂₊₂、…、c_512+n]；

用所述循环移位寄存器组B1中的n个循环移位寄存器分别存储扩展矩阵B′_2,1的第1行～第n行，所述循环移位寄存器组B2中的n个循环移位寄存器分别存储扩展矩阵B′_2,2的第1行～第n行；

按照步骤(1)～(5)的计算过程，第1024/n个时钟周期后，寄存器a1中保存的数据为[c₁、c₂、c₃、…、c₅₁₂]B′_1,1+[c₅₁₂₊₁、c₅₁₂₊₂、c₅₁₂₊₃、…、c₁₀₂₄]B′_2,1；寄存器a2中保存的数据为:[c₁、c₂、c₃、…、c₅₁₂]B′_1,2+[c₅₁₂₊₁、c₅₁₂₊₂、c₅₁₂₊₃、…、c₁₀₂₄]B′_2,2；

(7)依次类推，第7168/n个时钟周期后，寄存器a1中保存的数据为寄存器a2中保存的数据为其中：

M_i＝[c_(i-1)*512+1,c_(i-1)*512+2,…,c_{(i-1)*512+512}]，i＝1～14为正整数；

(8)寄存器a1保存的511bit数据后连接寄存器a2保存的511bit数据，得到1022bit的校验位。