[发明专利]一种现场可编程门阵列芯片应用电路的测试方法

说明书

技术领域

本发明涉及一种现场可编程门阵列芯片应用电路的测试方法，属于电路设计技术领域。

背景技术

现场可编程门阵列芯片(以下简称FPGA)是一种通用制造而在使用过程中确定功能的数字逻辑芯片，用户在使用过程中通过电子设计自动化工具所提供的通用设计流程将所设计的数字逻辑电路转化为特定的FPGA配置文件，对FPGA芯片进行配置，使之成为确定的、具有特定功能的应用电路。在电路设计时，FPGA的可配置性使得其中应用电路的实现方式并不唯一，而其设计流程是通过通用性算法来实现的，因此能够较为容易的根据所需目的对电路实现方式进行修改。同时，FPGA应用电路的在逻辑综合过程中通常会产生一些固有空闲资源，主要包括应用电路所占用的查找表单元(以下简称LUT)上的空闲输入地址线和冗余的存储位。通过合理利用这些固有空闲资源进行有目的性的电路等价重构，能够在提高电路某方面性能(例如电路的可测性或可靠性)的同时，不带来额外的面积开销。

目前此类电路优化方法的研究主要集中于如何提高电路运行过程中的可靠性，利用FPGA逻辑综合过程中产生的固有空闲资源来屏蔽电路中的某些故障，或仅降低电路中某些故障的传播概率，从统计的意义上减少电路在运行过程中发生故障后功能受到影响的概率。而事实上，采用与上述方法相似的理念，可以根据具体需求设计其他有针对性的优化方法，例如通过屏蔽电路中的难测故障来降低电路测试生成的难度、减少测试过程的开销，提高电路的可测性。

图1表示了已有的基于功能等价类的电路现场可编程门阵列芯片应用电路测试方法，其中，图1(a)是原始电路，图1(b)是屏蔽原始电路sa-0故障的功能等价类电路，图1(c)是屏蔽原始电路sa-1故障的功能等价类电路，图1(d)是屏蔽原始电路sa-0故障和sa-1故障的功能等价类电路。该方法复用电路中的空闲LUT输入线进行冗余，使得LUT输入线上的某些故障不会对该LUT单元的输出产生影响，从而屏蔽输入线上的故障。若对一个LUT单元的某一输入线进行二模冗余，则可屏蔽输入线上的一种固定故障，采用图1(b)中的功能等价类1.0可屏蔽输入线x₁或x₂上的固定为0故障，而采用图1(c)中的功能等价类1.1可屏蔽x₁或x₂上的固定为1故障；若对某一输入线进行三模冗余，采用图1(d)中的功能等价类2，则可同时屏蔽x₁、x₂和x₃上的任意单固定故障。

上述方法能够在不增加电路面积开销的条件下，对FPGA应用电路中某些LUT单元输入线上的故障进行屏蔽，提高电路在运行过程中的可靠性。但是在考虑电路可测性，即以降低电路测试生成的难度、减少测试过程的开销为目的时，该方法不能取得理想的效果。在FPGA应用电路中，一个很容易观察到的事实是，能够覆盖LUT单元中某一存储位翻转故障的测试向量一定能覆盖该LUT单元输出线上的其中一个固定故障。因此，在FPGA应用电路中难测故障更多地集中在LUT存储位中，同时故障测试集的规模也主要决定于LUT存储位故障。因此，在进行以减少测试向量数为目的可测性设计时，如果采用上述方法只实现了对互连线上的故障进行屏蔽。

发明内容

本发明的目的在于提出一种现场可编程门阵列芯片应用电路的测试方法，利用电路设计流程中固有的空闲资源，在电路局部进行功能等价的电路重构，对LUT存储位的故障进行屏蔽，从而在不增加电路所需逻辑资源的情况下，减少FPGA应用电路在测试时所需的总测试向量数，以减少电路测试的时间及存储开销。

本发明提出的现场可编程门阵列芯片应用电路的测试方法，包括以下步骤：

(1)在现场可编程门阵列芯片应用电路的两个直接相连的查找表单元之间，添加后向冗余互连线，添加方法为：