[发明专利]非易失性存储器件和相关的字线驱动方法

权利要求书

1.一种非易失性存储器件，包括：

多个存储块，每个包括排列在字线和位线的交叉点处的多个存储单元；

地址解码器，被配置成响应于地址将第一线电连接到所述多个存储块中的一个的字线；

线选择开关电路，被配置成根据地址以不同的配置将第一线电连接到第二线；

第一线解码器，被配置成向第二线提供驱动所需的字线电压；以及

电压生成器，被配置成生成字线电压，

其中所述地址解码器包括用于连接第一线中的一个和字线中的一个的多个块选择晶体管，并且所述多个块选择晶体管中的至少两个共享连接到第一线中的一个的源极区。

2.如权利要求1所述的非易失性存储器件，其中所述多个存储块共享位线，并且所述多个存储块中的至少两个共享公共源极线。

3.如权利要求1所述的非易失性存储器件，其中所述多个块选择晶体管中的至少两个包含第一块选择晶体管和第二块选择晶体管，

其中所述第一块选择晶体管具有连接到第一块选择字线的栅极区、连接到第一存储块的第一字线的漏极区、和源极区，以及

其中所述第二块选择晶体管具有连接到不同于第一块选择字线的第二块选择字线的栅极区、连接到不同于第一存储块的第二存储块的第二字线的漏极区、和源极区。

4.如权利要求1所述的非易失性存储器件，其中所述线选择开关电路包括多个线选择开关，

其中，所述多个线选择开关中的每一个包括：

第一晶体管，其响应于第一线使能信号连接第二线中的一个和第一线中的一个；

第二晶体管，其响应于第二线使能信号连接除了所述一个第二线的剩余第二线中的一个与所述一个第一线；

上拉晶体管，其响应于第一线电力信号将电源电压连接到所述一个第一线；以及

下拉晶体管，其响应于第一线地信号将地电压连接到所述一个第一线，以及

其中基于所述地址生成第一线使能信号和第二线使能信号。

5.如权利要求4所述的非易失性存储器件，其中第一晶体管和第二晶体管以及上拉晶体管和下拉晶体管的基体连接到负电压端。

6.如权利要求1所述的非易失性存储器件，其中所述线选择开关电路包括多个线选择开关，

其中，所述多个线选择开关中的每一个包括：

三个或更多个晶体管，其响应于线使能信号将所述第二线中的三个或更多个中的一个连接到第一线中的一个；

上拉晶体管，其响应于第一线电力信号将电源电压连接到所述一个第一线；以及

下拉晶体管，其响应于第一线地信号将地电压连接到所述一个第一线，以及

其中基于所述地址生成线使能信号。

7.如权利要求1所述的非易失性存储器件，其中，所述线选择开关电路包括：

第一线选择电路，其连接到所述多个存储块中的偶数存储块的字线；以及

第二线选择电路，其连接到所述多个存储块中的奇数存储块的字线。

8.如权利要求1所述的非易失性存储器件，其中所述多个存储块构成至少两个MAT，并且所述MAT中的每一个通过多个金属线共享公共源极线。

9.一种非易失性存储器件，包括：

多个存储块，每个包括排列在字线和位线的交叉点处的多个存储单元；

第一地址解码器，被配置成根据地址将第一源极接口线电连接到所述多个存储块中的偶数存储块中的一个的字线；

第二地址解码器，被配置成根据地址将第一源极接口线电连接到所述多个存储块中的奇数存储块中的一个的字线；

第一线选择开关电路，被配置成将第一地址解码器的第一源极接口线电连接到第二线；

第二线选择开关电路，被配置成将第二地址解码器的第二源极接口线电连接到所述第二线；

线转换器，被配置成根据地址以不同的配置将所述第二线电连接到第三线；

第一线解码器，被配置成向第三线提供驱动所需的字线电压；以及

电压生成器，被配置成生成字线电压。