[发明专利]移位寄存器以及栅极驱动电路

说明书

技术领域

本发明涉及一种移位寄存器，尤其涉及一种适用于显示装置的移位寄存器以及应用该移位寄存器的栅极驱动电路。

背景技术

平面显示装置如液晶显示器、有激发光二极管显示器等，具有轻薄、节能、无辐射等诸多优点，因此被广泛的应用于高清数字电视、电脑、个人数字助理(PDA)、移动电话、数码相机等电子设备中。

平面显示装置通常包括像素电路和驱动电路，其中，像素电路包括多条栅极线与多条数据线以及由栅极线与数据线交叉形成的多个像素单元，驱动电路主要包括栅极驱动电路与源极驱动电路。栅极驱动电路通常具有一个移位寄存器，该移位寄存器具有多个移位寄存单元，每个移位寄存单元对应一条栅极线用于为该栅极线提供扫描信号。随着制造工艺的提高，原本设置于显示面板以外的驱动电路同样可被设置于显示面板的玻璃基板上。

由于移位寄存单元内晶体管中的寄生电容的存在，当其接收的时钟信号在进行高低电平跳变时，一些关键节点会被耦合，如此易造成输出信号的不稳定。目前为了解决输出不稳定的问题，通常是在每个移位寄存单元内增加一个由多个晶体管和电容形成的稳压电路以稳定输出。请参考图8，图8为现有技术中一种移位寄存器的一移位寄存单元的结构示意图。如图8所示，该移位寄存单元20需要由晶体管M4、M5、M6以及电容C2形成的稳压电路31，以稳定节点Q以及输出Gn。

然而，晶体管、电容等元件数量太多会导致移位寄存单元的电路结构复杂，使整个移位寄存器的体积、功耗增大，并且集成到玻璃基板时会导致布线面积增加，不易满足平面显示装置对窄边框和高解析度的发展需求。

发明内容

本发明的目的包括提供一种移位寄存器，以解决现有技术中移位寄存器的输出不稳定、电路结构复杂的问题。

具体地，本发明的实施例所提供的一种移位寄存器包括多个重复单元，其中每个重复单元包括n级移位寄存单元，其中n为自然数且n≧5，该n级移位寄存单元从第一级至第n级移位寄存单元级联连接，并且前一重复单元的第n级移位寄存单元与后一重复单元的第一级移位寄存单元级联连接。每个重复单元的第一级至第(n-1)级移位寄存单元的内部电路结构相同，第一级至第n级移位寄存单元均包括输入端、参考电压接收端、第一时钟信号接收端、第二时钟信号接收端、第三时钟信号接收端、第四时钟信号接收端以及输出端，第n级移位寄存单元进一步包括复位端，该复位端连接至本重复单元的第一级移位寄存单元的输入端。每个重复单元的每一移位寄存单元的内部电路结构包括：第一开关元件，包括第一控制端、第一通路端和第二通路端，该第一控制端连接至该移位寄存单元的第一时钟信号接收端，该第一通路端连接至该移位寄存单元的输入端，该第二通路端连接至该移位寄存单元的一节点；第二开关元件，包括第二控制端、第三通路端和第四通路端，该第二控制端连接至该移位寄存单元的该节点，该第三通路端连接至该移位寄存单元的第二时钟信号接收端，该第四通路端连接至该移位寄存单元的输出端；第三开关元件，包括第三控制端、第五通路端和第六通路端，该第三控制端连接至该移位寄存单元的第四时钟信号接收端，该第五通路端连接至该移位寄存单元的该节点，该第六通路端连接至该移位寄存单元的参考电压接收端；以及第四开关元件，包括第四控制端、第七通路端和第八通路端，该第四控制端连接至该移位寄存单元的第三时钟信号接收端，该第七通路端连接至该移位寄存单元的输出端，该第八通路端连接至该移位寄存单元的参考电压接收端。每个重复单元的第n级移位寄存单元的内部电路结构进一步包括：第五开关元件，包括第五控制端、第九通路端和第十通路端，该第五控制端连接至该第n级移位寄存单元的复位端，该第九通路端连接至该第n级移位寄存单元的该节点，该第十通路端连接至该第n级移位寄存单元的参考电压接收端。

优选地，该移位寄存器接收n个周期相同、脉宽相同的时钟信号与一个参考电压，该n个时钟信号的占空比均为2/n，且该n个时钟信号依次从第一时钟信号至第n时钟信号由低电平转为高电平的间隔时间为T/n，其中T为时钟周期的时间长度。