[发明专利]移位寄存器以及栅极驱动电路

权利要求书

1.一种移位寄存器，其特征在于，该移位寄存器包括多个重复单元，其中每个重复单元包括n级移位寄存单元，其中n为自然数且n≧5，该n级移位寄存单元从第一级至第n级移位寄存单元级联连接，并且前一重复单元的第n级移位寄存单元与后一重复单元的第一级移位寄存单元级联连接，每个重复单元的第一级至第(n-1)级移位寄存单元的内部电路结构相同，第一级至第n级移位寄存单元均包括输入端、参考电压接收端、第一时钟信号接收端、第二时钟信号接收端、第三时钟信号接收端、第四时钟信号接收端以及输出端，第n级移位寄存单元进一步包括复位端，该复位端连接至本重复单元的第一级移位寄存单元的输入端，每个重复单元的每一移位寄存单元的内部电路结构包括：

第一开关元件，包括第一控制端、第一通路端和第二通路端，该第一控制端连接至该移位寄存单元的第一时钟信号接收端，该第一通路端连接至该移位寄存单元的输入端，该第二通路端连接至该移位寄存单元的一节点；

第二开关元件，包括第二控制端、第三通路端和第四通路端，该第二控制端连接至该移位寄存单元的该节点，该第三通路端连接至该移位寄存单元的第二时钟信号接收端，该第四通路端连接至该移位寄存单元的输出端；

第三开关元件，包括第三控制端、第五通路端和第六通路端，该第三控制端连接至该移位寄存单元的第四时钟信号接收端，该第五通路端连接至该移位寄存单元的该节点，该第六通路端连接至该移位寄存单元的参考电压接收端；以及

第四开关元件，包括第四控制端、第七通路端和第八通路端，该第四控制端连接至该移位寄存单元的第三时钟信号接收端，该第七通路端连接至该移位寄存单元的输出端，该第八通路端连接至该移位寄存单元的参考电压接收端；

每个重复单元的第n级移位寄存单元的内部电路结构进一步包括：

第五开关元件，包括第五控制端、第九通路端和第十通路端，该第五控制端连接至该第n级移位寄存单元的复位端，该第九通路端连接至该第n级移位寄存单元的该节点，该第十通路端连接至该第n级移位寄存单元的参考电压接收端。

2.如权利要求1所述的移位寄存器，其特征在于，该移位寄存器接收n个周期相同、脉宽相同的时钟信号与一个参考电压，该n个时钟信号的占空比均为2/n，且该n个时钟信号依次从第一时钟信号至第n时钟信号由低电平转为高电平的间隔时间为T/n，其中T为时钟周期的时间长度。

3.如权利要求2所述的移位寄存器，其特征在于，每个重复单元的第i级移位寄存单元的输出端用于提供输出信号，输入端接收一起始信号或者上一级移位寄存单元的输出端提供的输出信号，参考电压接收端接收该参考电压，其中i为自然数且1≦i≦n；

第一时钟信号接收端接收第i时钟信号；

当i+1≦n时，第二时钟信号接收端接收第(i+1)时钟信号，当i+1﹥n时，第二时钟信号接收端接收第(i+1-n)时钟信号；

当i+3≦n时，第三时钟信号接收端接收第(i+3)时钟信号，当i+3﹥n时，第三时钟信号接收端接收第(i+3-n)时钟信号；以及

当i+4≦n时，第四时钟信号接收端接收第(i+4)时钟信号，当i+4﹥n时，第四时钟信号接收端接收第(i+4-n)时钟信号。

4.如权利要求2所述的移位寄存器，其特征在于，该参考电压为低电平电压信号。

5.如权利要求3所述的移位寄存器，其特征在于，每个移位寄存单元的输出端所提供的输出信号对应于该移位寄存单元的第二时钟信号接收端所接收的时钟信号的一个脉冲。

6.如权利要求2所述的移位寄存器，其特征在于，该第一时钟信号的高低电平转换时间与对应重复单元的第一级移位寄存单元的输入端所接收的输入信号同步。

7.如权利要求2所述的移位寄存器，其特征在于，该移位寄存器所接收的时钟信号的数量与每个重复单元所包含的移位寄存单元的数量相同。

8.如权利要求7所述的移位寄存器，其特征在于，n等于6。

9.一种栅极驱动电路，其特征在于，该栅极驱动电路包括如权利要求1至8中任一项所述的移位寄存器。

10.如权利要求9所述的栅极驱动电路，其特征在于，该参考电压为栅极低电压信号。