[发明专利]移位暂存装置及其电压调整装置

说明书

【技术领域】

本发明是有关于一种移位暂存装置及其电压调整装置，且特别是有关于一种可降低漏电流的移位暂存装置及其电压调整装置。

【背景技术】

目前栅极驱动电路结构(gate driver on array；GOA)显示器多由薄膜晶体管(thin film transistor；TFT)所构成。其中，栅极驱动电路结构等效上为移位寄存器。

由于薄膜晶体管的元件特性，当薄膜晶体管的漏极与源极间受到较大偏压VDS时，漏电流将对应增加，而可能导致栅极驱动电路结构的输出发生异常。为了改善此现象，已知的栅极驱动电路使用双栅薄膜晶体管(double-gate thin-film transistor)中串接的两个薄膜晶体管来均分电路运作时可能承受的较大偏压VDS，借以减少漏电流。其中，这两个薄膜晶体管的控制端彼此相连，且其中一个薄膜晶体管以其源极与另一个薄膜晶体管的漏极相连，而此连接点(以下以第三端称之)在双栅薄膜晶体管关闭时为浮接。然而，由于第三端的电压电位往往为未知，故从图1可看出，第三端的波形F1明显低于驱动端的波形Q1。换言之，已知的栅极驱动电路其抑制漏电流的效果仍有限。

【发明内容】

本发明提供一种移位暂存装置与其电压调整装置，可改善漏电流的问题而具有较佳的稳定性。

本发明提出的移位暂存装置包括多数个移位暂存单元，且所述移位暂存单元相互串连耦接。其中第N级的移位暂存单元包括输出驱动电路、第一电容、上拉电路、下拉电路以及辅助下拉电路。输出驱动电路耦接至输出端以及驱动端，输出驱动电路由驱动端接收驱动信号，并依据驱动信号及时序信号以产生输出信号。第一电容耦接在输出端以及驱动端间。上拉电路其一端耦接至驱动端，其另一端接收N-P级输出信号。上拉电路依据上拉控制信号及N-P级输出信号以产生驱动信号。下拉电路耦接在驱动端、输出端以及参考接地端间，并依据下拉控制信号以稳定驱动信号及输出信号上的电压电位。辅助下拉电路耦接至驱动端、输出端以及参考接地端间，依据N+Z级输出信号以拉低驱动信号及输出端上的电压。其中，上拉电路、下拉电路以及辅助下拉电路的至少其中之一包括电压调整单元，且电压调整单元包括双栅极薄膜晶体管、第二电容以及预充电开关。双栅极薄膜晶体管具有第一控制端、第二控制端、第一端、第二端以及第三端，双栅极薄膜晶体管的第一控制端与第二控制端共同耦接至N+Z级输出信号、下拉控制信号或上拉控制信号，双栅极薄膜晶体管的第一端耦接至驱动端，且其第二端耦接至参考接地端或N-P级输出信号。第二电容的第一端耦接至双栅极薄膜晶体管的第三端，且第二电容的第二端耦接至输出端。预充电开关的第一端接收N-P级时序信号，且其第二端耦接至双栅极薄膜晶体管的第三端，预充电开关的控制端耦接至N-P级时序信号或上拉控制信号以导通或断开。其中，N、P、Z为正整数且P小于N。

本发明另提出的移位暂存装置包括多数个移位暂存单元，且所述移位暂存单元相互串连耦接。其中第N级的移位暂存单元包括输出驱动电路、第一电容、上拉电路、下拉电路以及辅助下拉电路。输出驱动电路耦接至输出端以及驱动端，输出驱动电路由驱动端接收驱动信号，并依据驱动信号及时序信号以产生输出信号。第一电容耦接在输出端以及驱动端间。上拉电路其一端耦接至驱动端，其另一端接收N-P级输出信号。上拉电路依据上拉控制信号及N-P级输出信号以产生驱动信号。下拉电路耦接在驱动端、输出端以及参考接地端间，并依据下拉控制信号以拉低驱动信号及输出信号上的电压电位。辅助下拉电路耦接至驱动端、输出端以及参考接地端间，依据N+Z级输出信号以拉低驱动信号及输出端上的电压电位。其中，上拉电路、下拉电路以及辅助下拉电路的至少其中之一包括电压调整单元，且电压调整单元包括双栅极薄膜晶体管以及第二电容。双栅极薄膜晶体管具有第一控制端、第二控制端、第一端、第二端以及第三端，双栅极薄膜晶体管的第一控制端与第二控制端共同耦接至N+Z级输出信号、下拉控制信号或上拉控制信号，双栅极薄膜晶体管的第一端耦接至驱动端，且其第二端耦接至参考接地端或N-P级输出信号。第二电容耦接在双栅极薄膜晶体管的第一端与第三端间。其中，N、P、Z为正整数且P小于N。