[发明专利]一种SRAM存储单元、SRAM存储器及其控制方法

权利要求书

1.一种SRAM存储单元，包括：

第一上拉晶体管和第一并联下拉晶体管，所述第一上拉晶体管与所述第一并联下拉晶体管连接在一起构成第一反相器，其中所述第一并联下拉晶体管由第一下拉晶体管和第二下拉晶体管并联构成；

第二上拉晶体管和第二并联下拉晶体管，所述第二上拉晶体管与所述第二并联下拉晶体管连接在一起构成第二反相器，其中所述第二并联下拉晶体管由第三下拉晶体管和第四下拉晶体管并联构成；

所述第一反相器与所述第二反相器交叉耦合；

第一传输晶体管和第三传输晶体管，构成第一端口，第二传输晶体管和第四传输晶体管，构成第二端口；

基底，以及位于所述基底内的多个有源区包括第一有源区、第二有源区、第三有源区、第四有源区、第五有源区和第六有源区；

所述第二传输晶体管的源极与所述第一下拉晶体管的漏极通过有源层相连接并共同形成于所述第一有源区内；所述第一传输晶体管的源极与所述第二下拉晶体管的漏极通过有源层相连接并共同形成于所述第二有源区内；所述第四传输晶体管的源极与所述第三下拉晶体管的漏极通过有源层相连接并共同形成于所述第五有源区内；所述第三传输晶体管的源极与所述第四下拉晶体管的漏极通过有源层相连接并共同形成于所述第六有源区内。

2.根据权利要求1所述的存储单元，其特征在于，所述第一下拉晶体管的漏极和所述第二下拉晶体管的漏极与所述第一上拉晶体管的漏极电连接在一起，定义为第一存储节点。

3.根据权利要求2所述的存储单元，其特征在于，所述第三下拉晶体管的漏极和所述第四下拉晶体管的漏极与所述第二上拉晶体管的漏极电连接在一起，定义为第二存储节点。

4.根据权利要求1所述的存储单元，其特征在于，所述第一下拉晶体管的源极和所述第二下拉晶体管的源极电连接并共同电连接至电源Vss。

5.根据权利要求1所述的存储单元，其特征在于，所述第三下拉晶体管的源极和所述第四下拉晶体管的源极电连接并共同电连接至电源Vss。

6.根据权利要求3所述的存储单元，其特征在于，所述第一上拉晶体管、第一下拉晶体管和第二下拉晶体管的栅极电连接在一起并耦合至所述第二存储节点。

7.根据权利要求2所述的存储单元，其特征在于，所述第二上拉晶体管、第三下拉晶体管和第四下拉晶体管的栅极电连接在一起并耦合至所述第一存储节点。

8.根据权利要求1所述的存储单元，其特征在于，所述第一上拉晶体管的源极和所述第二上拉晶体管的源极电连接至电源Vdd。

9.根据权利要求3所述的存储单元，其特征在于，

所述第一传输晶体管的漏极电连接至所述第一端口的第一位线，

所述第三传输晶体管的漏极电连接至所述第一端口的第一补充位线，

所述第一传输晶体管的源极电连接至所述第一存储节点，

所述第三传输晶体管的源极电连接至所述第二存储节点，以及

所述第一传输晶体管的栅极和所述第三传输晶体管的栅极电连接至所述第一端口的第一字线。

10.根据权利要求9所述的存储单元，其特征在于，

所述第二传输晶体管的漏极电连接至所述第二端口的第二位线，所述第四传输晶体管的漏极电连接至所述第二端口的第二补充位线，

所述第二传输晶体管的源极电连接至所述第一存储节点，

所述第四传输晶体管的源极电连接至所述第二存储节点，以及

所述第二传输晶体管的栅极和所述第四传输晶体管的栅极电连接至所述第二端口第二字线。

11.根据权利要求1所述的存储单元，其特征在于，所述第一上拉晶体管形成于所述第三有源区内，所述第二上拉晶体管形成于所述第四有源区内。