[发明专利]埋入式字线及其隔离结构的制造方法

说明书

技术领域

本发明涉及一种埋入式字线及其隔离结构的制造方法，且特别涉及一种自行对准埋入式字线的隔离结构的制造方法。

背景技术

为提升动态随机存取存储器的积集度以加快元件的操作速度，以及符合消费者对于小型化电子装置的需求，近年来发展出埋入式字线动态随机存取存储器(buried word line DRAM)，以满足上述种种需求。

但是随着存储器的积集度增加，字线间距和存储器阵列的隔离结构都会不断缩小，导致种种不良影响。譬如存储器之间的泄漏(Cell-to-cell leakage)、字线之间的干扰(又称Row Hammer)、读写时间失效(tWR failure)、保持失效(retention failure)、位线耦合失效(Bit Line coupling failure)等。

因此，目前针对字线之间的干扰，有采用将埋入式字线的隔离结构的深度做的比字线深的办法。这样的办法需要至少两道的光刻工艺，一道是先制作出比较深的隔离结构，另一道是制作出位于隔离结构之间的埋入式字线。

理想的状态如图1所示，其中显示基板100具有将有源区104划分出来的隔离结构102，并且于隔离结构102之间有埋入式字线106。每个有源区104被埋入式字线106分成中间区域108和两边的接触区域110与112。一般来说，接触区域110的面积A1大致等于接触区域112的面积A2。

然而，因为元件本身的尺寸很小，极可能因为光刻工艺中的微小偏移，而导致图2的结果。在图2中，因为埋入式字线106略往右偏移，所以接触区域112的面积A2明显变小，因而导致此处阻值增加，并影响元件本身的效能。

发明内容

本发明提供一种埋入式字线及其隔离结构的制造方法，能制作出自行对准的隔离结构，以确保有源区内接触区域的面积符合规定。

本发明的埋入式字线及其隔离结构的制造方法，包括在一基板的表面上形成由一第一氮化层、氧化层与一第二氮化层所构成的多层结构。然后，图案化所述多层结构，以形成暴露基板表面的第一沟槽。以多层结构为蚀刻掩模，蚀刻去除暴露出的基板，以形成埋入式字线沟槽。在埋入式字线沟槽内分别形成埋入式字线，且埋入式字线的顶部低于基板的该表面。接着，在埋入式字线上的第一沟槽内分别形成掩模结构层。分别移除多层结构内的第二氮化层与氧化层，以使掩模结构层凸出于第一氮化层。在掩模结构层的侧壁形成间隔件，以形成多个自行对准的第二沟槽。以上述间隔件与掩模结构层为蚀刻掩模，蚀刻去除第二沟槽底下的基板，以形成多个隔离结构沟槽，再于隔离结构沟槽内形成隔离结构。

在本发明的一实施例中，上述的第一氮化层与第二氮化层包括氮化硅层或氮氧化硅层。

在本发明的一实施例中，在形成上述多层结构之前还可在基板的表面形成一氧化硅层。另外，还可在基板内形成有源区隔离结构，且有源区隔离结构与上述隔离结构将基板区分成多个有源区。

在本发明的一实施例中，图案化上述多层结构的步骤包括在多层结构上形成掩模层，并图案化掩模层，以暴露部分多层结构，再去除暴露出的多层结构，以形成上述第一沟槽，然后去除掩模层。

在本发明的一实施例中，上述图案化上述多层结构的步骤包括在多层结构上形成多晶硅层，并图案化多晶硅层，以形成多个多晶硅条状结构，随后在多晶硅条状结构上共形地覆盖一牺牲层，以形成多个第三沟槽，并在第三沟槽内填入多晶硅材料，再将露出的牺牲层移除。之后，以多晶硅条状结构与多晶硅材料为蚀刻掩模，蚀刻去除暴露出的多层结构，再将多晶硅条状结构、多晶硅材料和剩余的牺牲层一起去除。

在本发明的一实施例中，形成上述些埋入式字线的步骤包括在埋入式字线沟槽表面形成栅极氧化层，并沉积导体层，再回蚀刻所述导体层。

在本发明的一实施例中，上述埋入式字线的顶部比上述基板的表面约低20nm～80nm。

在本发明的一实施例中，上述各条掩模结构层与一侧的掩模结构层之间具有第一间距、与另一侧的掩模结构层之间具有第二间距，且第一与第二间距的比例约在1:2至1:5之间。

在本发明的一实施例中，形成上述间隔件的步骤包括在掩模结构层上共形地覆盖一第三氮化层，并进行回蚀刻。

在本发明的一实施例中，在形成上述隔离结构之后还可去除上述基板表面上的第一氮化层。

在本发明的一实施例中，形成上述隔离结构的步骤包括对隔离结构沟槽的表面进行氧化，再于其中内填入氮化硅。