[发明专利]多层基板及其制造方法

说明书

技术领域

本发明涉及对层叠了多个树脂膜的层叠体一边加压一边加热而形成的多层基板及其制造方法。

背景技术

在专利文献1公开了这样的多层基板。在该多层基板中，在形成于层叠的多个树脂膜中的一部分的树脂膜的贯通孔插入有芯片（chip）部件。芯片部件具有电极，电极的主面即电极的下表面与位于其正下方的通路（via）连接。通路与多层基板内的导体图案一同构成基板内的布线。此外，通路通过使导电膏（paste）烧结而形成。

另外，虽然在专利文献1公开的多层基板中芯片部件的电极的下表面与通路连接，但是，在以往的多层基板中，既有芯片部件的电极的上表面与通路连接的，也有芯片部件的电极的上表面和下表面这两个面与通路连接的。

现有技术文献

专利文献

专利文献1：特开2008-147254号公报。

发明内容

发明要解决的课题

但是，在上述的多层基板中，只有芯片部件的上表面和下表面的至少一方的主面与通路连接，芯片部件与基板内的布线的连接处少，因此，存在连接可靠性低的问题。例如，当通路用的导电膏的量不足时，即，当引起导电膏量的填充不足时，芯片部件与通路之间会变得连接不良，其结果是，芯片部件与基板内的布线变得导通不良。

另外，这样的问题不限于对芯片部件的主面连接通路的情况，在对芯片部件的主面连接镀层或金属箔等导体图案的情况下也同样产生。此外，这样的问题不限于在贯通孔插入有芯片部件的多层基板，在贯通孔插入有其它电子部件的多层基板中也同样产生。

鉴于上述方面，本发明的目的在于，提供一种提高了电子部件与基板内的布线的连接可靠性的多层基板及其制造方法。

用于解决课题的方案

为了达成上述目的，在方案1所述的发明中，其特征在于，具备：进行层叠的多个树脂膜10；插入到多个树脂膜中的一部分树脂膜所具有的贯通孔11，具有主面20a、60a和侧面20c、60c的电子部件20、60，其中，所述主面位于贯通孔的轴方向端部，所述侧面与构成贯通孔的壁面相向；以及设置在作为多个树脂膜中的不具有贯通孔的树脂膜且与一部分树脂膜邻接的树脂膜，与电子部件的主面连接的导电性的连接构件40f、30f，在所述一部分树脂膜的表面上，在贯通孔的旁边的位置，设置有与电子部件的侧面接触并且与连接构件导通的导体图案30、30d、30e。

在本发明中，经由第一电极21和第二电极22连接电子部件的主面20a、20b和连接构件40f，并且经由连接构件30d、30e连接电子部件的侧面与导体图案30。因此，根据本发明，与只将电子部件的主面20a、20b与基板内的布线连接的情况相比，电子部件与基板内的布线的连接处增加，因此，电子部件与基板内的布线的连接可靠性提高。

另外，在本说明书以及权利要求书中记载的各单元的括号内的附图标记是示出与后述的实施方式所记载的具体的单元的对应关系的一个例子。

附图说明

图1是本申请发明的第一实施方式中的多层基板的截面图。

图2是示出构成图1的多层基板的多个树脂膜层叠的样子的立体图。

图3A是示出第一实施方式中的多层基板的制造工序中的树脂膜的准备工序的截面图。

图3B是示出继图3A之后的树脂膜的准备工序的截面图。

图3C是示出继图3B之后的树脂膜的准备工序的截面图。

图4A是示出第一实施方式中的多层基板的制造工序中的树脂膜的层叠工序的截面图。

图4B是示出第一实施方式中的多层基板的制造工序中的芯片部件的插入工序的截面图。

图4C是示出继图4B所示的芯片部件的插入工序之后执行的芯片部件的插入工序的截面图。

图4D是示出第一实施方式中的多层基板的制造工序中的层叠体的加压加热工序的截面图。

图5是本申请发明的第二实施方式中的多层基板的截面图。

图6A是示出第二实施方式中的多层基板的制造工序中的树脂膜的准备工序的截面图。

图6B是示出继图6A所示的树脂膜的准备工序之后的树脂膜的准备工序的截面图。

图7是本发明的第三实施方式中的多层基板的截面图。

图8是示出第三实施方式中的多层基板的制造工序中的层叠体的加压加热工序的截面图。

图9是示出第三实施方式中的多层基板的制造工序中的插脚（pin）的插入工序的截面图。

图10是示出本申请发明的另一个实施方式中的多层基板的插脚的外观图。

具体实施方式