[发明专利]采用后端CMOS工艺三维光电集成的方法

说明书

技术领域

本发明涉及光电集成技术领域，特别涉及采用后端CMOS工艺三维光电集成的方法。

背景技术

近半个世纪来，随着集成电路的发展，硅基材料和器件工艺已经非常成熟，而且随着工艺特征尺寸的不断缩小，集成电路的集成度也一直按照摩尔定律飞速向前发展。芯片更高的集成度带来的不仅仅是晶体管数目的增加，更是芯片功能和处理速度的提升。然而，随着特征尺寸的不断缩小和集成度的不断增加，微电子工艺的局限性也日趋明显。虽然单个晶体管的延时和功耗越来越小，但是互连线的延时和功耗却越来越大并逐渐占据主导。在当今的处理器中，电互连引起的功耗占了整个芯片总功耗的80％以上。因此，可以看到深亚微米特征尺寸下电互连延迟和功耗的瓶颈，已经严重制约了芯片性能的进一步提高。于是人们把目光投向了片上光互连。光互连能解决电互连固有的瓶颈，具有高带宽、抗干扰和低功耗等优点，可用于系统芯片中时钟信号传输，解决信号的相互干扰和时钟歪斜问题。

片上光互连链路由光电器件和集成电路两部分组成。其中光电器件部分由光耦合器、光电调制器、光滤波器和光电探测器组成。集成电路部分由光电调制器驱动电路、光滤波器控制电路和光电探测器接收电路组成。光波导作为光信号的传输媒介，是组成光电器件的基本单元。硅基光波导普遍制作在绝缘体上硅(S0I)衬底上，制作工艺与CMOS工艺兼容，但由于制作光波导所选的S0I衬底需要较厚的顶层硅(220nm左右)和埋氧层(2μm左右)，与CMOS集成电路的衬底不同，所以无法实现光电器件与CMOS集成电路单片集成。为了解决此问题，通常的做法是更换CMOS集成电路的衬底，或者采用晶片键合、倒装焊等工艺，混合集成光电器件与CMOS集成电路。通过这些方法虽然可以实现光与电的集成，但却引入了新的问题。更换CMOS集成电路的衬底会降低电路的性能，也会影响标准CMOS工艺的稳定性；而混合集成的方法则会提高工艺复杂度，增加工艺成本。因此，为了解决光电器件与CMOS集成电路单片集成的问题，有必要提出新的光电集成方法。

发明内容

本发明的目的在于，提供一种采用后端CMOS工艺三维光电集成的方法，其工艺温度控制在400℃以下，可以防止因工艺温度过高导致的集成电路芯片失效。

本发明提供一种采用后端CMOS工艺三维光电集成的方法，包括如下步骤：

步骤1：提供CMOS集成电路芯片；

步骤2：在CMOS集成电路芯片上表面制备二氧化硅层；

步骤3：对二氧化硅层进行平坦化处理；

步骤4：在二氧化硅层上表面制备光电器件层，并在此层制备光电器件；

步骤5：在光电器件层的表面向下刻蚀多个通孔，并在通孔中填充金属，与CMOS集成电路芯片上的电极接触，完成电学互连；

步骤6：在光电器件层的表面淀积金属，制备电极，完成制备。

本发明的有益效果是，采用后端工艺实现光电集成，其工艺温度控制在400℃以下，可以防止因工艺温度过高导致的集成电路芯片失效，可实现光电三维集成，具有寄生参数小和集成度高的优点。

附图说明

为进一步说明本发明的具体技术内容，以下结合实施例及附图详细说明如后，其中：

图1为本发明后端CMOS工艺三维光电集成芯片的具体实施例的结构不意图；

图2为本发明后端CMOS工艺三维光电集成方法的流程示意图；

具体实施方式

请参阅图1及图2所示，本发明提供一种采用后端CMOS工艺三维光电集成的方法，包括如下步骤：

步骤1：提供CMOS集成电路芯片11，CMOS集成电路芯片11由标准CMOS艺制备，工艺成熟，保证集成电路的性能最优化。CMOS集成电路芯片11表面的电极位置及大小由设计者设计，方便后续三维光电芯片完成芯片纵向的电互连。

步骤2：在CMOS集成电路芯片11上表面制备二氧化硅层12，采用等离子体增强化学气相沉积的方法。二氧化硅层12厚度为4微米，作为CMOS集成电路芯片11与光电器件层14的隔离层，其厚度需要足够厚，以防止光信号泄露和电信号间干扰。

步骤3：对二氧化硅层12进行平坦化处理，采用化学机械抛光或回刻的方法。由于CMOS集成电路芯片11表面是凹凸不平的，所以其上制备的二氧化硅层12平整度也很差，而光电器件对表面平整度要求很高，所以需要对二氧化硅层12进行平坦化处理以进行后续工艺，以此保证光电器件层14中光电器件能够正常工作。