[发明专利]采用标准CMOS工艺制备脊型光波导的方法

说明书

技术领域

本发明涉及一种光波导，特别涉及到采用标准CMOS工艺制备脊型光波导的方法。

背景技术

近半个世纪来，随着集成电路的发展，硅基材料和器件工艺已经非常成熟，而且随着工艺特征尺寸的不断缩小，集成电路的集成度也一直按照摩尔定律飞速向前发展。芯片更高的集成度带来的不仅仅是晶体管数目的增加，更是芯片功能和处理速度的提升。然而，随着特征尺寸的不断缩小和集成度的不断增加，微电子工艺的局限性也日趋明显。虽然单个晶体管的延时和功耗越来越小，但是互连线的延时和功耗却越来越大并逐渐占据主导。在当今的处理器中，电互连引起的功耗占了整个芯片总功耗的80％以上。因此，可以看到深亚微米特征尺寸下电互连延迟和功耗的瓶颈，已经严重制约了芯片性能的进一步提高。于是人们把目光投向了片上光互连。光互连能解决电互连固有的瓶颈，具有高带宽、抗干扰和低功耗等优点，可用于系统芯片中时钟信号传输，解决信号的相互干扰和时钟歪斜问题。

通常，片上光互连链路由光耦合器、光电调制器、光滤波器和光电探测器组成，光波导作为光信号的传输媒介，是组成这些器件的基本单元。光波导由高折射率的芯层和低折射率的包层组成，由于芯层的折射率高，利用光的全反射现象，可将光信号限制在波导芯层传播。硅基光波导普遍制作在绝缘体上硅(SOI)衬底上，制作工艺与CMOS工艺兼容，但由于制作光波导所选的SOI衬底需要较厚的顶层硅(220nm左右)和埋氧层(2μm左右)，与CMOS集成电路的衬底不同，所以无法直接实现光波导器件与CMOS电路单片集成。为了解决此问题，通常的做法是更换CMOS集成电路的衬底，或者采用晶片键合、倒装焊等工艺，混合集成光波导器件与CMOS集成电路。通过这些方法虽然可以实现光与电的集成，但却引入了新的问题。更换CMOS集成电路的衬底会降低电路的性能，也会影响标准CMOS工艺的稳定性；而混合集成的方法则会提高工艺复杂度，增加工艺成本。因此，为了解决光波导器件与CMOS集成电路单片集成的问题，有必要提出新的标准CMOS工艺的光波导。

发明内容

本发明的目的在于，提供一种采用标准CMOS工艺制备脊型光波导的方法，光波导与CMOS电路在同一硅衬底上，其制作完全采用标准CMOS工艺，可以实现光波导器件与CMOS电路单片集成，有望在片上光互连网络中获得重要应用。

本发明一种采用标准CMOS工艺制备脊型光波导的方法，包括如下步骤：

步骤1：取一衬底，作为脊型光波导的芯层；

步骤2：在衬底上相隔预定距离制备两个局部氧化隔离层，形成脊型光波导的两侧包层；

步骤3：在两个局部氧化隔离层之间及两个局部氧化隔离层上制备一包层，形成脊型光波导的上包层；

步骤4：将衬底减薄，完成制备。

本发明的有益效果是，光波导与CMOS电路在同一硅衬底上，其制作完全采用标准CMOS工艺，可以实现光波导器件与CMOS电路单片集成，有望在片上光互连网络中获得重要应用。

附图说明

为进一步说明本发明的技术内容，以下结合实施例及附图详细说明本发明的具体内容，其中：

图1为本发明的结构剖面图；

图2为本发明的具体实施例的脊型光波导剖面图；

图3为本发明的具体实施例的脊型光波导剖面光场强度分布图。

具体实施方式

请参阅图1图2所示，本发明提供一种采用标准CMOS工艺制备脊型光波导的方法，包括如下步骤：

步骤1：取一衬底11，作为脊型光波导的芯层，所述衬底11的材料为硅。该衬底11采用标准CMOS工艺衬底，掺杂一般为p型10¹⁶cm^-3，吸收系数为0.06cm^-1，会导致0.26dB/cm的传输损耗，对于芯片内通信，由于距离较短，其损耗可忽略。

步骤2：在衬底11上相隔预定距离制备两个局部氧化隔离层12，形成脊型光波导的包层，所述局部氧化隔离层12是通过标准CMOS工艺中的硅的局部氧化技术形成，所述局部氧化隔离层12的材料为二氧化硅。微电子集成电路中局部氧化隔离层12是用于将有源区进行电气隔离的，在本发明中则用来形成光波导的两侧包层。局部氧化隔离层12与CMOS集成电路中用于有源区隔离的局部氧化隔离层同时制作，工艺完全相同。其深度根据CMOS工艺的不同而有所不同，例如对于1微米线宽的工艺其深度一般可达到600纳米以上，足以形成光波导结构。其宽度由设计者定义，在1微米线宽的工艺下，其宽度最小可以定义为1微米。