[发明专利]存储器设备

权利要求书

1.一种具有主存储器元件（110）的存储器设备（100），其特征在于，存储器设备（100）包括分析设备（120），所述分析设备（120）被构造为确定主存储器元件（110）是否经历状态改变（212）并且将副存储器元件（130）操控为，使得当

（a）主存储器元件（110）经历状态改变（212）时，副存储器元件（130）不实施状态改变（212）；以及当

（b）主存储器元件（110）未经历状态改变（212）时，副存储器元件（130）实施状态改变（212）。

2.根据权利要求1所述的存储器设备（100），其中分析设备（120）具有比较器，并且其中主存储器元件（110）的输入端（112）和相关输出端（116）与所述比较器连接，其中所述比较器的输出端（134）与副存储器元件（130）的输入端（132）连接，并且其中所述比较器被构造为将副存储器元件（130）操控为，使得

（a）如果所述比较器识别到主存储器元件（110）的输入端（112）和输出端（116）处的位值相等，则副存储器元件（130）改变其输出端（136）处的位值；以及

（b）如果所述比较器识别到主存储器元件（110）的输入端（112）和输出端（116）处的位值不相等，则副存储器元件（130）不改变其输出端（136）处的位值。

3.根据权利要求1或2所述的存储器设备（100），其中主和副存储器元件（110，130）是边沿触发寄存器。

4.根据权利要求1或2所述的存储器设备（100），其中主和副存储器元件（110，130）被构造为大致同时改变在其输出端（116，136）处的位值。

5.根据权利要求1或2所述的存储器设备（100），其中主存储器元件（110）包括至少一个D触发器并且副存储器元件（130）包括至少一个T触发器。

6.根据权利要求1或2所述的存储器设备（100），其中主存储器元件（110）包括至少一个D触发器并且副存储器元件（130）包括至少一个D触发器。

7.根据权利要求1或2所述的存储器设备（100），其中副存储器元件（130）的输出端（136）被施加有电容负载（138），使得副存储器元件（130）的输出端（136）处的整个电容负载大致能够与主存储器元件（110）的相应输出端（116）处的整个电容负载相比较。

8.根据权利要求1或2所述的存储器设备（100），其中主存储器元件（110）、分析设备（120）和副存储器元件（130）借助于CMOS单元即互补金属氧化物半导体单元，被实施在共同的集成电路中，或者被实施为ASIC即专用集成电路，或者被实施为FPGA即现场可编程门阵列。

9.根据权利要求2所述的存储器设备（100），其中所述比较器包括至少一个异或门。

10.一种存储器寄存器，其特征在于，其包括至少两个根据前述权利要求中任一项所述的存储器设备（100）。

11.一种用于运行具有主存储器元件（110）和副存储器元件（130）的存储器设备（100）的方法，其中借助于分析设备（120）来确定主存储器元件（110）是否经历状态改变（212），并且其中副存储器元件（130）被分析设备（120）操控为，使得当

（a）主存储器元件（110）经历状态改变（212）时，副存储器元件（130）不实施状态改变（212）；以及当

（b）主存储器元件（110）未经历状态改变（212）时，副存储器元件（130）实施状态改变（212）。

12.根据权利要求11所述的方法，其中该方法被用于妨碍针对密钥装置的旁路攻击。

13.一种机器可读的存储介质，所述存储介质具有存储在其上的计算机程序，所述计算机程序用于改变和/或补充用于描述至少一个具有主存储器元件（110）的存储器设备（100）的网表和/或源程序正文，其特征在于，所述计算机程序针对相应的主存储器元件（110）在所述网表或源程序正文中补充关于根据权利要求1至9中任一项所述的分析设备（120）和副存储器元件（130）的信息。