[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体制作领域技术，特别涉及一种半导体器件的形成方法。

背景技术

随着半导体技术的不断发展，载流子迁移率增强技术获得了广泛的研究和应用，提高沟道区的载流子迁移率能够增大MOS器件的驱动电流，提高器件的性能。

现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高半导体器件的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子(NMOS器件中的电子，PMOS器件中的空穴)迁移率，进而提高驱动电流，以此极大地提高半导体器件的性能。

目前，采用嵌入式锗硅(EmbeddedSiGe)或/和嵌入式碳硅(EmbeddedSiC)技术，即在需要形成PMOS区域的源区和漏区的区域先形成锗硅材料，然后再进行掺杂形成PMOS器件的源区和漏区，在NMOS区域的源区和漏区的区域先形成碳硅材料，然后再进行掺杂形成NMOS器件的源区和漏区。形成所述锗硅材料是为了引入硅和锗硅(SiGe)之间晶格失配形成的压应力，以提高PMOS器件的性能。形成所述碳硅材料是为了引入硅和碳硅(SiC)之间晶格失配形成的拉应力，以提高NMOS器件的性能。

嵌入式锗硅和嵌入式碳硅技术的应用在一定程度上可以提高半导体器件的载流子迁移率，但是在实际应用中发现，半导体器件的驱动电流提高程度有限。

发明内容

本发明解决的问题是如何避免由于衬底内凹槽表面晶格损伤造成外延形成的应力层质量差，提高形成的应力层的质量，从而提高半导体器件的驱动电流。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底表面形成有栅极结构；刻蚀去除所述栅极结构两侧部分厚度的衬底形成凹槽；对所述凹槽表面进行氧化处理形成氧化膜，修复凹槽表面的晶格损伤；去除所述氧化膜，暴露出凹槽表面；采用外延工艺形成填充满所述凹槽的应力层。

可选的，所述氧化处理的处理温度低于500度。

可选的，采用含有臭氧的去离子水溶液对凹槽表面进行氧化处理，且所述氧化处理的处理温度为10度至100度。

可选的，所述去离子水溶液中臭氧的浓度为10毫克每毫升至100毫克每毫升。

可选的，采用等离子体氧轰击凹槽表面进行氧化处理，且氧化处理的处理温度为150度至450度。

可选的，所述等离子体氧轰击凹槽表面的工艺参数为：向反应腔室内通入O₂，且O₂流量为10sccm至300sccm，反应腔室压强为1毫托至50毫托，源功率为300瓦至2000瓦，偏置功率为100瓦至800瓦。

可选的，所述氧化膜的材料为氧化硅。

可选的，所述氧化膜的厚度为10埃至100埃。

可选的，还包括步骤：在栅极结构两侧的衬底内形成轻掺杂区。

可选的，在氧化处理之后，对所述凹槽表面进行预清洗处理，所述预清洗处理去除所述氧化膜。

可选的，采用湿法刻蚀工艺进行所述预清洗处理，湿法刻蚀的刻蚀液体为氢氟酸溶液。

可选的，在氧化处理之前，对所述凹槽表面进行预清洗处理。

可选的，采用湿法刻蚀工艺刻蚀去除所述氧化膜，湿法刻蚀的刻蚀液体为氢氟酸溶液。

可选的，采用选择性外延工艺形成所述应力层。

可选的，所述应力层的材料为SiGe、SiGeB、SiC或SiCP，其中，所述应力层的材料为SiGe或SiGeB时，应力层的材料中Ge原子百分比为10％至55％；所述应力层的材料为SiC或SiCP时，应力层的材料中C原子百分比为0.5％至10％。

可选的，所述应力层的材料为SiGeB时，选择性外延工艺的工艺参数为：反应气体包括硅源气体、锗源气体、硼源气体、HCl和H₂，硅源气体为SiH₄、SiH₂Cl₂或Si₂H₆，锗源气体为GeH₄，硼源气体为B₂H₆，其中，硅源气体流量为5sccm至500sccm，锗源气体流量为5sccm至500sccm，硼源气体流量为5sccm至500sccm，HCl气体流量为1sccm至300sccm，H₂流量为1000sccm至50000sccm，反应腔室压强为0.05托至50托，腔室温度为400度至900度。