[发明专利]环路滤波方法、环路滤波器及锁相环

说明书

本发明公开了一种环路滤波方法、环路滤波器及锁相环，解决了现有技术中抑制锁相环的杂散噪声容易造成锁相环的电路复杂度及功耗开销升高的问题。该方法包括：提供一储能组，所述储能组包括m个第一储能器件，其中，m大于等于4，并且m为整数；在一个滤波周期内依次对m个第一储能器件完成充电，所述滤波周期为一个第一储能器件相邻两次充电的时间间隔；从第一储能器件当前充电完成到再次开始充电期间，控制当前充电完成的第一储能器件与所述储能组中除所述当前充电完成的第一储能器件之外的其他第一储能器件之间进行电荷共享以生成滤波电压。

技术领域

本发明涉及电路设计领域，具体而言，涉及一种环路滤波方法、环路滤波器及锁相环。

背景技术

现代科技的发展对信号源提出了越来越高的要求，要求信号源的频带宽，频率分辨率高，频率稳定度高，相位噪声和杂散很低，能程控等。频率合成技术是产生大量高精度频率信号的主要技术，锁相环(Phase Locked Loop，简称PLL)是进行频率合成并输出较为稳定频率的一种电路，目前，锁相环这种通过相位锁定进行稳定功率输出的电路已广泛应用于通讯、雷达、仪器仪表、高速计算机和导航设备中。锁相环一般由鉴相鉴频器、电荷泵、环路滤波器、压控振荡器和分频器组成，图1中示出了现有技术中一种典型的锁相环的结构组成，图2中具体示出了图1中的环路滤波器的结构，该锁相环的基本工作原理是：

压控振荡器产生的输出信号fout经分频器分频后得到分频信号fdiv，分频信号fdiv与参考输入信号fref均输送至鉴频器进行相位比较，比较产生的相位误差输送至电荷泵，由于相位误差是一个时间量概念，所以电荷泵可以根据相位误差的大小来控制电荷泵中开关的导通时长，实现通过控制导通时间来控制输出电荷量的多少，进而实现电荷泵将相位误差转换为模拟域电荷，最终经环路滤波器滤波后转换为压控振荡器的压控信号VC，以此使压控振荡器产生与输入信号的频率具有确定关系的信号。

为进一步提高锁相环输出频率的精度(即，输出频率的分辨率，也即，输出频率可变化的最小幅度)，现有技术中还提供了一种基于∑△调制器的分数锁相环，图3是分数锁相环的结构示意图，如图3所示，假设分数锁相环的倍频系数(即，分频比)为N.F，其中，N为倍频系数的整数部分，F为倍频系数的小数部分，则分数锁相环输出信号与参考信号之间的关系为fout＝fref×(N.F)。该分数锁相环是利用∑△调制器对分频器的分频比进行∑△调制，以使分数锁相环的量化噪声谱向高频移动，然后通过锁相环的环路滤波器滤除，从而在压控振荡器输出中获得极高的分频率。此种分数锁相环在进行频率分辨率高、频率稳定度高的信号输出时依赖于较小的环路带宽；但是当分数锁相环在分数模型工作时，由于分频器的瞬间变化会在锁相环的输出频谱中产生时钟的频率抖动，造成分数锁相环出现杂散噪音；对于整数分频锁相环而言，存在电源或地的瞬间变化导致频率输出控制电压的抖动，同样会在锁相环的输出频谱中产生时钟的频率抖动，造成锁相环出现杂散噪声，并且锁相环(包括分数锁相环和整数锁相环)中的压控振荡器通常为环形振荡器，环形振荡器在进行噪声抑制时需要依赖于较大的环路带宽，这就使得锁相环很难输出频率分辨率高并且杂散噪音小的信号。

为了解决锁相环进行高分辨率输出时容易出现杂散噪音的问题，现有技术中提供了如下两种方案来滤除上述杂散噪声：

(1)采用混合FIR滤波器；

(2)采用相位插值器。

上述的方案存在如下缺陷：混合FIR数字滤波器能够抑制数字滤波器数字噪声放大作用，这种方案需同时采用多通路控制，电路的面积及功耗都会变大；采用相位插值器需要使用多相振荡器和相位插值器。增加了电路的复杂度及功耗的开销，时序复杂，电路的复杂度随频率的增加而显著增加。

针对相关技术中抑制锁相环的杂散噪声容易造成锁相环的电路复杂度及功耗开销升高的问题，目前尚未提出有效的解决方案。

发明内容