[发明专利]降低多晶硅栅极与活化区镍硅化物厚度比的方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种降低多晶硅栅极与活化区镍硅化物厚度比的方法。

背景技术

在半导体加工工业中，作为一种处理以形成半导体装置的半导体结构的预先界定的区域上集成低电阻材料的方法，形成自对准硅化物是众所周知的。具体地，自对准硅化物工艺，是一种使半导体结构的硅区域与金属反应以形成硅化物区域的方法。该自对准的硅化物可在半导体结构上选择形成，而不必图案化或蚀刻已沉积的硅化物，藉以形成一些低电阻的区域。

随着制程的微缩，至65nm及其以下，镍已经被普遍使用来与硅材料反应以便在半导体结构上形成自对准硅化物的金属。硅化镍在三种镍的硅化物中表现出最低的表面电阻，因此是我们所需要形成的相，但其对温度很敏感，因此在退火时需要非常小心。而且在加热的过程中，镍非常容易深入地扩散进入硅中，形成spking或者嵌边(piping)的缺陷，因此对于镍的厚度和退火的温度要求都很高，工艺窗口很窄。

形成硅化镍的传统工艺通常包括以下步骤：首先沉积氧化硅和/或氮化硅，通过光刻刻蚀将需要形成镍硅化物的区域暴露出来，对暴露的硅表面进行预清洗，除去自然氧化物；在清洗后的硅表面上沉积镍或者镍合金；在第一温度(约250-300℃)下进行低温快速热处理，使镍或者镍合金的至少一部分与硅反应，以形成高电阻一硅化二镍；移除未反应的镍或镍合金；在第二温度(约500℃)下进行热退火处理，使所述高电阻硅化镍转化为低电阻硅化镍。

而随着线宽的降低，通过物理气相沉积的镍在多晶硅栅极上的厚度与在活化区的厚度比越来越高，从而使得多晶硅栅极上形成的镍硅化物较厚，这导致硅片上Efuse结构中作为桥梁的镍硅化物难以通过电迁移被熔断，从而导致电路的失效。而如果降低沉积的镍的厚度，从而减少多晶硅栅极上的镍硅化物的厚度，这又会使得活化区的镍硅化物厚度不够，易发生镍的piping，从而发生器件的失效。如何在保持活化区的镍硅化物厚度的同时降低多晶硅栅极上的镍硅化物的厚度，也就是降低栅极与活化区镍硅化物厚度比成为业界的难题。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够降低多晶硅栅极与活化区镍硅化物厚度比的方法。

为了实现上述技术目的，根据本发明的第一方面，提供了一种降低多晶硅栅极与活化区镍硅化物厚度比的方法，其包括依次执行：

第一步骤：在形成多晶硅栅极和活化区的硅片上，首先使用活化区的光罩通过光刻刻蚀打开活化区的硅化物阻挡层；

第二步骤：第一次沉积第一厚度的镍和氮化钛；

第三步骤：使用包含多晶硅栅极的光罩通过光刻刻蚀打开包含多晶硅栅极区域的镍、氮化钛和硅化物阻挡层；

第四步骤：第二次沉积第二厚度的镍；

第五步骤：进行第一温度退火，通过湿法清洗去除硅片上未反应的镍，再进行第二温度退火，最终在多晶硅栅极和活化区形成低阻的镍硅化物。

为了实现上述技术目的，根据本发明的第一方面，提供了一种降低多晶硅栅极与活化区镍硅化物厚度比的方法，其包括依次执行：

第一步骤：在形成多晶硅栅极和活化区的硅片上，使用包含多晶硅栅极的光罩通过光刻刻蚀打开包含多晶硅栅极区域的硅化物阻挡层；

第二步骤：第一次沉积第一厚度的镍和氮化钛；

第三步骤：使用活化区的光罩通过光刻刻蚀打开活化区的镍、氮化钛和硅化物阻挡层；

第四步骤：第二次沉积第二厚度的镍；

第五步骤：进行第一温度退火，通过湿法清洗去除硅片上未反应的镍，再进行第二温度退火，最终在多晶硅栅极和活化区形成低阻的镍硅化物。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据本发明第一优选实施例的降低多晶硅栅极与活化区镍硅化物厚度比的方法的流程图。

图2示意性地示出了根据本发明第二优选实施例的降低多晶硅栅极与活化区镍硅化物厚度比的方法的流程图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。