[发明专利]配线基板的处理方法以及使用该方法制造的配线基板

说明书

技术领域

本发明涉及制造使用了半加成法的配线基板、尤其是IC封装基板时使用蚀刻前处理用液体组合物对配线基板进行前处理，接着使用蚀刻处理用液体组合物进行蚀刻的配线基板的处理方法。另外，本发明还涉及使用该配线基板的处理方法制造的配线基板。

背景技术

随着IC的高密度化，封装基板的配线规则也逐渐微细化。随着该微细化，在封装基板的制造中广泛使用半加成（以下有时称为SAP）法。在该SAP法中，首先利用化学镀铜法在作为绝缘层的基板上形成晶种层。接着，利用光刻法在晶种层上形成抗蚀图案。进而，利用电解镀铜法在所露出的无电解铜上形成铜配线图案。在形成配线图案后，去除抗蚀剂（成为配线间的线间隔）。利用蚀刻去除在所去除的抗蚀图案下形成的无电解铜的晶种层，从而制造配线基板。在SAP法中，截止至今已经能够将线宽/线间隔（以下有时称为L/S）制造到12μm/13μm的程度，但寻求进一步微细化的配线图案。然而，截止至今的蚀刻处理方法难以达到该要求。

作为SAP法的缺点之一，可列举出：在对作为晶种层的无电解铜进行蚀刻时，成为配线的电解铜也会同时进行蚀刻，因此在蚀刻后由电解铜形成的配线变细。因此，通常首先考虑配线的横向的蚀刻（以下称为侧蚀刻）量来形成配线图案。例如，在形成L/S为12μm/13μm的配线时的侧蚀刻量为单侧 2μm时，首先将配线图案的L/S设为16μm/9μm，从而能够在蚀刻后形成L/S 为12μm/13μm的配线。然而，随着图案的微细化，例如，设想将完成品的L/S 制为6μm/6μm时，若侧蚀刻量与前述同样地为单侧2μm，则需要首先将配线图案设为L/S=10μm/2μm。像这样，作为抗蚀剂的曝光部分的线间隔的宽度狭窄时，由于抗蚀剂内光的散射而导致曝光部分扩展，抗蚀图案的形成明显变得困难。另外，即使在调整抗蚀剂的厚度、曝光条件而能够进行图案化的情况下，也存在如下情况：显影后残留的抗蚀剂的宽度狭窄、显影时或清洗时抗蚀剂剥离或倒塌等，后续的配线形成变得困难。

像这样，在利用SAP法形成作为目标的进行了微细化的配线图案的情况下，对于减小按照期望的配线规则来形成抗蚀图案时的曝光部分的宽度而言也存在极限。因此，对晶种层的无电解铜进行蚀刻时，强烈要求比以往更大程度地抑制成为配线的电解铜的侧蚀刻量。

为了抑制侧蚀刻量，截止至今研究了减小晶种层的厚度、减小晶种层和配线层的蚀刻量。然而，减薄晶种层时，还会出现难以形成均匀的晶种层、配线本身都无法形成等问题。因此，对于减小作为晶种层的化学镀铜的厚度而言存在极限，现状下的晶种层的厚度为1～2μm。进而，存在完全去除作为线间隔部分的晶种层的必要。因此，一般来说，在被称为过蚀刻的条件下对晶种层进行蚀刻，所述过蚀刻中，以用于蚀刻某种厚度的晶种层的理论条件以上的方式延长蚀刻时间、使用蚀刻速度快的蚀刻用液体组合物进行蚀刻。

例如，在晶种层的厚度为平均1μm、采用1分钟能够蚀刻1μm的蚀刻用液体组合物和蚀刻条件的情况下，将过蚀刻记为100%时，是指进行2分钟的蚀刻处理。换言之，晶种层的厚度为1μm且过蚀刻为100%时，实际上蚀刻2μm。因此，在无电解铜与电解铜的蚀刻速度相同的情况下，即使减小作为晶种层的化学镀铜的厚度，抑制侧蚀刻量也存在极限。

因此，一直以来寻求无电解铜的蚀刻速度（ERN）与电解铜的蚀刻速度（ERE）之比（以下记为选择比：ERN/ERE）大的蚀刻液。例如，专利文献 1中提出了以铜离子源作为主成分的蚀刻液。专利文献2中提出了过硫酸铵水溶液。

专利文献3中提出了以过氧化氢-硫酸作为主成分的水溶液。此时，在使铜溶解时，如下述式1和式2所示那样，在铜溶解（阳极反应）的同时还发生过氧化氢的还原（阴极反应）。

阳极反应：Cu→Cu²⁺+2e^-···式1

阴极反应：H₂O₂+2H⁺+2e^-→2H₂O···式2

专利文献3中公开了：通过促进阳极反应和阴极反应，换言之，通过改变用于溶解铜离子的酸或供给电子的过氧化氢的浓度，能够控制蚀刻速度。

另外，专利文献4中示出为了适合地调整铜的蚀刻速度而在蚀刻液中添加有四唑类、三唑类等唑类的例子。专利文献4中记载了：由于唑类吸附于作为阳极的铜表面而抑制上述式1所示的阳极反应，导致蚀刻速度降低。

现有技术文献

专利文献

专利文献1：日本特开2009-221596号公报