[发明专利]围栅型纳米线晶体管

说明书

技术领域

本发明涉及半导体技术领域，特别是涉及一种围栅型纳米线晶体管。

背景技术

在摩尔定律的指导下，集成电路半导体器件的尺寸越来越小，但是不能无限缩小。在缩小到一定程度将达到它的物理极限，严重的短沟道效应和栅极泄漏电流将会出现。这对摩尔定律的有效性将是一个挑战。但是人们积极寻找着替代用缩短器件尺寸来提高性能的方法，于是业界把技术上探索的焦点放到了使用high-k材料和探索新型器件结构上，特别是后者。新型的器件结构将是未来半导体器件研究和发展的方向和趋势。硅纳米线晶体管是一种新型器件结构，它是集成电路发展路线图22纳米技术节点下最有希望的竞争者之一。目前国内外初步报道的硅纳米线结构晶体管拥有优异的亚阈值特性、载流子迁移率以及关态特性，能够很好的抑制短沟道效应。较之传统的体硅平面器件，一维准弹道输运的纳米线MOSFET表现出很强的缩小尺寸优势，纳米线晶体管对实现半导体路线图的既定目标将表现出极大的潜力。因为扩大栅包围沟道的面积，从而提高了控制沟道反型电子的能力，减小了MOS器件的短沟道效应，同时避免了缩小器件尺寸中所需要做的栅氧化层厚度的减小，从而也减小了栅极的泄漏电流。

当MOSFET特征尺寸进入纳米尺度后，载流子迁移率的降低成为限制器件性能的主要因素之一。道施加应力，或者采用不同的衬底晶向，可以在不改变器件几何尺寸的情况下，显著地增强MOSFET的性能。

对于短沟围栅型纳米线晶体管而言，根据文献“A Unified Carrier-Transport Model for the Nanoscale Surrounding-Gate MOSFET Comprising Quantum–Mechanical Effects”的报道，其电子迁移率是120cm²/V·s，仍然远低于一般长沟平面MOSFET的1300cm²/V·s的电子迁移率。同样的条件下，电子的迁移率接近空穴迁移率的3倍，故短沟围栅型纳米线晶体管和一般长沟平面MOSFET的空穴迁移率分别为40cm²/V·s和433cm²/V·s，前者只是后者的1/10。因此此类围栅型纳米线晶体管亟待解决迁移率过小的问题。

发明内容

本发明的目的在于，提供一种围栅型纳米线晶体管，以解决围栅型纳米线晶体管迁移率过小的问题。

为解决上述技术问题，本发明提供一种围栅型纳米线晶体管，包括：一圆柱状的主体结构，所述主体结构包括中间部分及位于中间部分两侧的两个端部，围绕中间部分包裹有栅极，形成围栅；两个端部作为源极和漏极；其中，所述主体结构的材料包括硅锗，所述中间部分锗的浓度大于所述两个端部的锗的浓度。

可选的，对于所述的围栅型纳米线晶体管，所述中间部分的硅锗中锗的浓度为70mol％，所述两个端部的硅锗中锗的浓度为30mol％。

可选的，对于所述的围栅型纳米线晶体管，所述中间部分为N型掺杂或不掺杂，所述两个端部为P型掺杂。

可选的，对于所述的围栅型纳米线晶体管，所述P型掺杂为采用BF₂进行掺杂，掺杂浓度为8e19/cm³～2e21/cm³。

可选的，对于所述的围栅型纳米线晶体管，所述主体结构的半径为10nm～50nm，中间部分的长度为100nm～1000nm。

可选的，对于所述的围栅型纳米线晶体管，所述栅极的厚度为50nm～150nm。

可选的，对于所述的围栅型纳米线晶体管，所述中间部分与栅极之间形成有隧穿氧化层，所述隧穿氧化层的材料为SiO₂，厚度为5nm-20nm。

与现有技术相比，本发明提供的围栅型纳米线晶体管中，对圆柱状的主体结构进行了改善，使得所述主体结构的材料包括硅锗，且所述中间部分锗的浓度大于所述两个端部的锗的浓度。相比现有技术，作为源漏极的两个端部的硅锗中锗的含量是低于中间作为沟道部分的硅锗中锗的含量。这样的源漏与沟道的异质结的结构带来了中间沟道部分价带的上移，价带的上移能使空穴的发射速度和迁移率得到提升，并且由于本发明这种硅锗的采用，产生横向压应力，进一步增强了空穴的迁移率。

附图说明

图1为本发明实施例的围栅型纳米线晶体管的结构示意图；

图2为本发明实施例的围栅型纳米线晶体管的能带图。

具体实施方式