[发明专利]减少分数N锁相环中瞬时响应的系统和方法

说明书

本申请是国际申请日为2006年5月12日、国际申请号为PCT/US2006/018713的PCT国际申请的、进入中国国家阶段的国家申请号为200680018218.3、题为“减少分数N锁相环中瞬时响应的系统和方法”的专利申请的分案申请。 

技术领域

本发明一般涉及锁相环，更具体地涉及减少在这类环路中使用的频率合成器电荷泵中产生的瞬时响应。 

背景技术

锁相环（PLL）电路被应用于高速通信设备和电子测试仪器以在精确和稳定的频率上生成连续波信号。锁相环电路通常包括参考频率、合成器和压控振荡器（VCO）。两种已知在PLL电路中使用的合成器是整数N合成器和分数N合成器。整数N合成使用全体整数来合成参考频率，所以与分数N合成相比，提供了较粗的分辨率，分数N合成为更细的分辨率使用分数级别。 

在高速通信设备的设计中，减少PLL电路中的锁定时间一直是至关重要的。一种减少锁定时间的技术包括在分数N合成器中使用常（速）电荷泵和更快（速）电荷泵以提供更快速的信号捕捉。遗憾地是，使用两种不同的电荷泵产生了切换（transition），也被称为切换干扰（glitch），这会对锁定时间产生不利的影响。所以，需要最小化或消除切换干扰，这将提高分数N锁相环的性能。 

附图说明

本发明通过实例来说明并且不受限于附图，附图中相似的标识符 号指示相似的单元，并且其中： 

图1是说明根据本发明的锁相环（PLL）的框图； 

图2是说明根据本发明的图1的电荷泵的框图；并且 

图3是根据本发明的用来使锁相环中瞬时响应最小化的方法的流程图；并且 

图4说明了用于适配和普通模式工作的信号时序图。 

具体实施方式

提供本公开，对做出和使用根据本发明的各种实施例的最佳模式进行进一步、可用方式的解释。本公开用于增强对本发明的发明原理和有利点的理解和评价，而不是以任何方式限制本发明。本发明仅由所附的权利要求（包括在本申请未结案期间的任何修改）以及授权的权利要求的所有等同物所限定。 

进一步说明的是，相关术语（如果有的话），例如第一和第二、顶部和底部等，仅用来将一个实体或动作与其他相区别，并不一定要求或意指这类实体或动作之间的任何实际关系或顺序。 

简单地说，根据本发明，这里提供了用来减少锁相环(PLL)中的瞬时响应的系统和方法。按本发明构成的PLL包括分数N合成器，其中，该合成器包括提供适配电荷泵工作模式和普通电荷泵工作模式的电荷泵。在每种工作模式期间，选择性地在预定的时间段加上微电流（trickle current），使锁定时间最小化并使PLL响应线性化。 

图1是说明按本发明工作的锁相环（PLL）100的框图。PLL100包括参考源118、分数-N合成器120、环路滤波器106和生成VCO输出114的压控振荡器（VCO）108。分数-N合成器由相位检测器102、电荷泵104、以及具有Σ-Δ调制器功能的环路除法器110所组成。根据本发明，电荷泵104同时提供锁定时间的减少和对PLL100的线性化。 

图2是说明既有适配模式电荷泵204又有普通模式电荷泵206的电 荷泵104的框图。第一微电流源208用来将电流加到适配模式电荷泵204上，并且第二微电流源210用来将电流加到普通模式电荷泵206上。适配模式的持续时间由计时器所控制，这样将参考和反馈频率信号112、116以宽环路带宽形式进行相位锁定。在PLL100从适配模式中切换出来并进入普通模式后，环路带宽变得更窄，使得频谱噪声减少。在适配模式电荷泵204工作期间，普通模式电荷泵206可能工作或不工作。 

同时参考图1和图2，相位检测器102接收两路输入信号：参考频率信号112和反馈频率信号116。相位检测器102将反馈频率信号116的相位与参考频率信号112的相位相比较。如果反馈频率信号116的相位领先于参考频率信号112的相位，相位检测器102产生宽度与相位差成比例的下降信号脉冲。电荷泵输出105通过环路滤波器106进行滤波。电荷泵104用宽度与下降信号脉冲相似的吸入电流（sink current）脉冲101对来自于相位检测器102的下降信号脉冲进行响应。环路滤波器106用与吸入电流脉冲中的电荷量成比例的电压下降的增加对吸入电流脉冲101进行响应，这又使得VCO108的输出频率下降，于是就将反馈频率源的相位拉得更接近于参考频率源112的相位。