[发明专利]双栅MOS结构的功率晶体管及其制作方法在审
申请号: | 201410111358.1 | 申请日: | 2014-03-24 |
公开(公告)号: | CN103872136A | 公开(公告)日: | 2014-06-18 |
发明(设计)人: | 张景超;戚丽娜;刘利峰;王晓宝;赵善麒 | 申请(专利权)人: | 江苏宏微科技股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/423;H01L21/336;H01L21/28 |
代理公司: | 常州市维益专利事务所 32211 | 代理人: | 贾海芬 |
地址: | 213022 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 双栅 mos 结构 功率 晶体管 及其 制作方法 | ||
1.一种双栅MOS结构的功率晶体管,包括金属层(7)、绝缘介质层(6)、多晶硅层、栅氧化层(4)、第三掺杂层(1)以及第二掺杂层(2)和第一掺杂层(3),栅氧化层(4)位于第一掺杂层(3)上,第二掺杂层(2)位于第一掺杂层(3)内并与栅氧化层(4)相连,第三掺杂层(1)位于第二掺杂层(2)内并与栅氧化层(4)相连,绝缘介质层(6)覆在有源区原胞的多晶硅层上,金属层(7)覆在绝缘介质层(6)上,金属层(7)延伸至有源区原胞的引线孔(8)内与第三掺杂层(1)和第二掺杂层(2)相接导通,其特征在于:所述有源区原胞的多晶硅层包括由绝缘介质层(6)隔离、且相互不连接的至少一个第一多晶硅栅(51)和至少一个第二多晶硅栅(52),且第一多晶硅栅(51)和第二多晶硅栅(52)分别通过各自金属引线连接到各自对应的栅极焊接区域,以分别控制第一多晶硅栅(51)和第二多晶硅栅(52)。
2.根据权利要求1所述的双栅MOS结构的功率晶体管,其特征在于:所述的第一多晶硅栅(51)与第二多晶硅栅(52)间隔设置,且第一多晶硅栅(51)与第二多晶硅栅(52)之间的绝缘介质层(6)上设有有源区原胞的中间引线孔(9),金属层(7)延伸至中间引线孔(9)内与第三掺杂层(1)和第二掺杂层(2)相接导通。
3.根据权利要求1所述的双栅MOS结构的功率晶体管,其特征在于:所述第一多晶硅栅(51)和第二多晶硅栅(52)构成栅单元,各栅单元中的第一多晶硅栅(51)与第二多晶硅栅(52)之间的绝缘介质层(6)与栅氧化层(4)相接,相邻栅单元之间的第一多晶硅栅(51)与第二多晶硅栅(52)之间的绝缘介质层(6)上设有有源区原胞的中间引线孔(9),金属层(7)延伸至中间引线孔(9)内与第三掺杂层(1)和第二掺杂层(2)相接导通。
4.根据权利要求1所述的双栅MOS结构的功率晶体管,其特征在于:所述第一多晶硅栅(51)和第二多晶硅栅(52)构成栅单元,各栅单元中的第一多晶硅栅(51)与第二多晶硅栅(52)之间的绝缘介质层(6)与栅氧化层(4)相接,相邻栅单元之间的第一多晶硅栅(51)与第一多晶硅栅(51)之间的绝缘介质层(6)上设有有源区原胞的中间引线孔(9),金属层(7)延伸至中间引线孔(9)内与第三掺杂层(1)和第二掺杂层(2)相接导通,或相邻栅单元之间的第二多晶硅栅(52)与第二多晶硅栅(52)之间的绝缘介质层(6)上设有有源区原胞的中间引线孔(9),金属层(7)延伸至中间引线孔(9)内与第三掺杂层(1)和第二掺杂层(2)相接导通。
5.根据权利要求1至4所述的双栅MOS结构的功率晶体管,其特征在于:所述的第一多晶硅栅(51)的宽度h1在0.5μm~100μm,第二多晶硅栅(52)的宽度h2在0.5μm~100μm。
6.根据权利要求1或2或5之一所述的双栅MOS结构的功率晶体管的制作方法,其特征在于:按以下步骤,
⑴、栅氧化:将清洁处理后的具有第一掺杂层的硅片放入氧化炉内进行栅氧化处理,以形成栅氧化层;
⑵、多晶硅淀积:将硅片放入淀积炉内,在硅片的栅氧化层上淀积多晶硅层;
⑶、多晶硅掺杂:将硅片放入扩散炉内,对多晶硅层进行掺杂形成导电层;
⑷、光刻:在硅片表面涂覆光刻胶,进行光刻、显影、刻蚀多晶硅层和栅氧化层,刻蚀后将光刻胶去掉,形成第一多晶硅栅与第二多晶硅栅,且第一多晶硅栅与第二多晶硅栅之间构成第一窗口;
⑸、离子注入和扩散:将与第一掺杂层不同的杂质离子注入第一窗口内,然后在1000~1250℃进行扩散形成有源区原胞的第二掺杂层;
⑹、离子注入和扩散:将与第一掺杂层离子相同的杂质离子注入第一窗口内,然后再将硅片放入扩散炉内,扩散形成有源区原胞的第三掺杂层;
⑺、绝缘介质层淀积和回流:在硅片表面淀积绝缘介质层,绝缘介质层厚度在,然后对绝缘介质层进行回流处理;
⑻、引线孔光刻和腐蚀:在硅片表面涂覆光刻胶、光刻、显影、刻蚀有源区原胞的绝缘介质层和第三掺杂层,刻蚀的深度超出第三掺杂层深度0.1μm~0.5μm并形成源区原胞的引线孔和中间引线孔;
⑼、金属层淀积:对硅片溅射或蒸发金属层,金属层厚度为0.5μm~5μm;
⑽、金属光刻和腐蚀:在金属层涂覆光刻胶、光刻、显影、刻蚀金属层形成电极,第一多晶硅栅和第二多晶硅栅分别通过各自金属引线连接到各自对应的栅极焊接区域,制成具有双栅的MOS结构的功率晶体管。
7.根据权利要求1或3或4或5之一所述的双栅MOS结构的功率晶体管的制作方法,其特征在于:按以下步骤,
⑴、栅氧化:将清洁处理后的具有第一掺杂层的硅片放入氧化炉内进行栅氧化处理,以形成栅氧化层;
⑵、多晶硅淀积:将硅片放入淀积炉内,在硅片的栅氧化层上淀积多晶硅层;
⑶、多晶硅掺杂:将硅片放入扩散炉内,对多晶硅层进行掺杂形成导电层;
⑷、光刻:在硅片表面涂覆光刻胶,进行光刻、显影、刻蚀多晶硅层和栅氧化层形成栅单元,刻蚀后将光刻胶去掉,且各栅单元之间构成第一窗口;
⑸、离子注入和扩散:将与第一掺杂层不同的杂质离子注入第一窗口内,然后在1000~1250℃进行扩散形成有源区原胞的第二掺杂层;
⑹、离子注入和扩散:将与第一掺杂层离子相同的杂质离子注入第一窗口内,然后再将硅片放入扩散炉内,扩散形成有源区原胞的第三掺杂层;
⑺、光刻:在硅片上涂覆光刻胶,进行光该、显影、刻蚀栅单元内的多晶硅层,形成第一多晶硅栅和第二多晶硅栅,且第一多晶硅栅与第二多晶硅栅之间构成第二窗口,所述的第二窗口宽度控制在0.5μm~30μm;
⑻、绝缘介质层淀积和回流:在硅片表面淀积绝缘介质层,绝缘介质层厚度在,然后对绝缘介质层进行回流处理;
⑼、引线孔光刻和腐蚀:在硅片表面涂覆光刻胶、光刻、显影、刻蚀有源区原胞的绝缘介质层和第三掺杂层,刻蚀的深度超出第三掺杂层深度0.1μm~0.5μm并形成源区原胞的引线孔和中间引线孔;
⑽、金属层淀积:对硅片溅射或蒸发金属层,金属层厚度为0.5μm~5μm;
(11)、金属光刻和腐蚀:在金属层涂覆光刻胶、光刻、显影、刻蚀金属层形成电极,第一多晶硅栅和第二多晶硅栅分别通过各自金属引线连接到各自对应的栅极焊接区域,制成具有双栅的MOS结构的功率晶体管。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏宏微科技股份有限公司,未经江苏宏微科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410111358.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:形成芳族聚酰胺共聚物的方法
- 下一篇:控制信息发送方法、接收方法和设备
- 同类专利
- 专利分类