[发明专利]显示装置的锁存电路、显示装置以及电子设备有效
申请号: | 201410108903.1 | 申请日: | 2014-03-21 |
公开(公告)号: | CN104064135B | 公开(公告)日: | 2018-12-25 |
发明(设计)人: | 野村猛 | 申请(专利权)人: | 精工爱普生株式会社 |
主分类号: | G09G3/3233 | 分类号: | G09G3/3233;G09G3/3291 |
代理公司: | 北京金信知识产权代理有限公司 11225 | 代理人: | 黄威;苏萌萌 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 显示装置 电路 以及 电子设备 | ||
本发明提供一种显示装置的锁存电路。在为了基于N比特的数据而对存在于显示面板的一行上的M像素的各个像素进行驱动,而以针对每个像素时分的方式输出对应M像素的量的数据的锁存电路中,具有沿着列方向排列N个、沿着行方向排列M个,并且对1比特的数据进行锁存的M×N个的1比特锁存电路。1比特锁存电路含有:数据锁存单位电路,其以各行不同的时刻对N比特中的任意1比特数据进行锁存;行锁存单位电路,其在各行中对来自数据锁存单位电路的数据同时进行锁存;输出使能元件,其基于对任意一列进行选择的使能信号而输出来自行锁存单位电路的数据。
技术领域
本发明涉及一种显示装置的锁存电路、显示装置以及电子设备等。
背景技术
例如,在对液晶或有机EL元件等的光电元件进行了矩阵配置的矩阵型显示装置中,例如根据来自移位寄存器的移位时钟,而通过数据锁存电路来对经由串行接口而依次发送来的数据进行锁存。在数据锁存电路中,锁存有显示面板的对应一行的量的数据。如果在数据锁存电路中锁存有对应一行的量的全部数据,则将基于水平同步信号而同时通过行锁存电路对来自数据锁存电路的对应一行的量的数据进行锁存。这样,便取得了显示面板的一行数据(例如,专利文献1中的图6~图8)。
首先,在分开配置对对应一行的量的数据依次进行锁存的数据锁存电路、和同时对对应一行的量的数据进行锁存的行锁存电路的现有布局中,存在如下课题,即,连接两个锁存电路的配线较长,从而容易受到噪声影响。
近年来,在例如于硅基板上形成有液晶层的LCOS面板或Si-OLED(有机发光二极管)面板等的显示面板中,能够搭载内置了锁存电路的驱动器。在该情况下,锁存电路是考虑到被形成在显示面板上的显示像素的像素间距从而被形成的。在一个像素的宽度内,配置对向该一个像素被供给的数据进行锁存的锁存元件,是为了易于配线。
但是,在例如电子取景器(EVF)或头戴式显示器(HMD)等之中所使用的超小型显示面板中,像素间距缩小至例如2.5微米。
此外,一个像素的灰度比特数越增多,则连接数据锁存电路与行锁存电路之间的配线数也越增多。由此,锁存电路的独占面积将增大。
根据以上理由,也存在如下的新的课题,即,在显示面板的一个像素的宽度内,配置对向该一个像素供给的数据进行锁存的锁存元件变得困难。
本发明的几种方式的目的在于,提供一种能够通过对数据锁存电路和行锁存电路的布局进行变更,从而解决上述课题的显示装置的锁存电路、显示装置以及电子设备。
专利文献
专利文献1:日本特开2004-334105号公报
发明内容
(1)本发明的一个方式涉及一种显示装置的锁存电路,所述显示装置为了基于N(N为2以上的整数)比特的数据而对存在于显示面板的一行上的M(M为2以上的整数)像素的各个像素进行驱动,而针对每个像素以时分的方式输出对应M像素的量的数据,在所述显示装置的锁存电路中,
具有沿着列方向排列N个、沿行方向排列M个,并且每一个均对1比特的数据进行锁存的M×N个1比特锁存电路,
所述M×N个1比特锁存电路中的每一个均含有:数据锁存单位电路,其以各行不同的时刻对所述N比特中的任意1比特数据进行锁存;行锁存单位电路,其在各行中对来自数据锁存单位电路的数据同时进行锁存;输出使能元件,其基于对任意一列进行选择的使能信号而输出来自所述行锁存单位电路的数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于精工爱普生株式会社,未经精工爱普生株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410108903.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:轻型高强度耐腐蚀现场总线电缆
- 下一篇:显示装置、组合仪表以及用于制造的方法