[发明专利]显示装置的锁存电路、显示装置以及电子设备

权利要求书

1.一种显示装置的锁存电路，所述显示装置为了基于N比特的数据对存在于显示面板的一行上的M像素的各个像素进行驱动，而针对每个像素以时分的方式输出对应M像素的量的数据，其中，N为2以上的整数，M为2以上的整数，所述显示装置的锁存电路的特征在于，

具有沿着列方向排列N个、沿着行方向排列M个，并且每一个均对1比特的数据进行锁存的M×N个1比特锁存电路，

所述M×N个1比特锁存电路中的每一个均包括：

数据锁存单位电路，其以每行不同的时刻对所述N比特中的任意1比特数据进行锁存；

行锁存单位电路，其在各行中对来自数据锁存单位电路的数据同时进行锁存；

输出使能元件，其基于对任意一列进行选择的使能信号而输出来自所述行锁存单位电路的数据,

沿着所述行方向而配置的M个1比特锁存电路共用一条输出线，来自沿着所述列方向而排列的N个1比特锁存电路的总计N条输出线，沿着所述列方向而被配置于形成有所述M×N个1比特锁存电路的区域的上层。

2.如权利要求1所述的显示装置的锁存电路，其特征在于，

在所述M×N个1比特锁存电路中的每一个中，所述数据锁存单位电路与所述行锁存单位电路沿着所述列方向而配置。

3.如权利要求1所述的显示装置的锁存电路，其特征在于，

在所述M×N个1比特锁存电路中的每一个中，所述数据锁存单位电路与所述行锁存单位电路沿着所述行方向而配置。

4.如权利要求1至3中任一项所述的显示装置的锁存电路，其特征在于，

在所述列方向的一端处还具有对向所述数据锁存单位电路供给的第一锁存信号进行整形的第一缓冲电路，来自所述第一缓冲电路的输出线沿着所述列方向而被配置于形成有所述M×N个1比特锁存电路的区域的上层。

5.如权利要求4所述的显示装置的锁存电路，其特征在于，

在所述列方向的一端处还具有对向所述行锁存单位电路供给的第二锁存信号进行整形的第二缓冲电路，来自所述第二缓冲电路的输出线沿着所述列方向而被配置于形成有所述N个1比特锁存电路的区域的上层。

6.一种显示装置，其特征在于，

包含权利要求1至5中的任一项所述的锁存电路。

7.如权利要求6所述的显示装置，其特征在于，

所述锁存电路被搭载在所述显示面板上，所述M×N个1比特锁存电路在所述行方向上的排列间距为所述像素在所述行方向上的排列间距以下。

8.一种电子设备，其特征在于，

包含权利要求6或7所述的显示装置。